


Curs pràctic d'Electrònica Digital




Lluís Nadal i Balandras



Generalitat de Catalunya
Departament d'Ensenyament
Direcció General
d'Ordenació Educativa

Centre de Documentació
i Experimentació de Ciències



Nota:

Quan es va preparar aquest EATP només hi havia LEDs "normals" que consumien 20 mA a 1,6 V. La resistència adequada per a una alimentació de 5 V, era de 330 Ω i per a evitar problemes, havien de ser de color verd.

Actualment existeixen LEDs "d'alta eficiència" (es poden trobar a Onda Radio), que consumeixen 4 mA a 1,9 V. La resistència adequada és d'1 k Ω en tots els muntatges i el color del LED no té cap importància.

EATP D'ELECTRONICA DIGITAL

Programació, continguts, materials.

LLUIS NADAL BALANDRAS - 1987.

PROGRAMACIÓ DE L'EATP D'ELECTRÒNICA DIGITAL.

Aquest EATP té el següent contingut:

- 1) COMPONENTS: resistències, condensadors, bobines, díodes, zeners, leds, transistors, tiristors, triacs, reguladors de tensió, fotodíodes, fototransistors, relés.
- 2) PORTES LÒGIQUES: NOT (INVERTER), AND, OR, NAND, NOR, EXOR, EXNOR.
- 3) MONOSTABLES, MULTIVIBRADORS: RC, cristall de quars.
- 4) FLIP-FLOPS, LATCHES: RS, D, T, JK.
- 5) REGISTRES DE DESPLAÇAMENT.
- 6) COMPTADORS, DIVISORS: binari, decimal, BCD.
- 7) CODIFICADORS I DECODIFICADORS: BCD a decimal, BCD a 7 segments. Displays de leds i de cristall líquid.
- 8) MULTIPLEXORS I DESMULTIPLEXORS.
- 9) CIRCUITS ARITMÈTICS I COMPARADORS: sumador, comparador, ALU.
- 10) MEMÒRIES.
- 11) CONVERSIÓ ANALÒGIC-DIGITAL, DIGITAL-ANALÒGIC.
- 12) APLICACIONS.

A continuació passem a exposar les motivacions, objectius i d'altres consideracions sobre aquest EATP:

- MOTIVACIONS:

Fixem-nos quins són els dispositius electrònics més sorprenents que han anat apareixent i fent-se populars en els últims anys: ordinadors, calculadores, rellotges digitals, robots, compact-disc... El fonament de tots aquests dispositius és l'Electrònica Digital i les seves aplicacions van molt més enllà de les assenyalades. Podriem dir que la Societat s'està "digitalitzant".

Què és l'Electrònica Digital? Si hem de donar una definició senzilla a l'abast de tothom podriem dir que en els dispositius (circuit integrats) digitals només són possibles dos valors o estats representats per 0 i 1; que es poden assimilar a fals i vertader. L'èxit dels dispositius digitals és

degut a la seva fiabilitat: una calculadora pot fer una operació darrera l'altra sense "equivocarse".

Avui dia el progrés d'un país depèn de l'ús que en faci de l'Electrònica en tots els nivells. Aquesta importància de l'Electrònica contrasta amb els programes de BUP on l'Electrònica és ignorada.

El "hobbi" d'alguns (pocs) alumnes de BUP és l'Electrònica i si no en hi han més que hi siguin aficionats és per que no tenen a ningú que els hi introdueixi i que els pugui ajudar, tal com es despren de converses fetes amb diversos alumnes.

és adequada l'Electrònica Digital a nivell de tercer de BUP? La resposta és afirmativa sempre que es vulgui fer de manera pràctica. En realitat si no fos per que a començament de curs no saben res d'Electricitat, inclús es podria fer a 2^{on} de BUP.

L'Electrònica Digital té l'avantatge que s'aprèn amb rapidesa i el mateix alumne s'en adona dels seus progressos.

- OBJECTIUS GENERALS:

- 1) Que l'alumne conegui una mostra de diferents circuits integrats digitals que hi ha en el comerç. La mostra ha de ser prou ampla per que l'alumne pugui resoldre moltes aplicacions pràctiques pero deixant de banda circuits integrats per aplicacions massa específiques i poc habituals.
- 2) Que sigui capaç d'entendre les característiques que dona el fabricant sobre un determinat circuit integrat i puguer-lo utilitzar.
- 3) Que sigui capaç de dissenyar els seus propis circuits o modificar circuits existents per tal d'adaptar-los a necessitats concretes.

S'utilitzarà la serie C-MOS pel seu baix consum (una pila de 4,5 V és suficient per tot el curs) i la seva immunitat al soroll (no cal una tensió estabilitzada). Els alumnes poden treballar individualment o per parelles.

- OBJECTIUS ESPECÍFICS.

A continuació passem a donar els objectius específics de cadascun dels 11 apartats del programa:

- 1) COMPONENTS. Es tracta de conèixer els diferents dispositius existents per puguer tenir una visió més global de l'electrònica i per que el seu coneixement és necessari en les aplicacions pràctiques. S'aniran introduint a poc a poc durant el curs.
- 2) PORTES LÒGIQUES. L'objectiu és comprobar experimentalment i construir les taules vertader-fals dels diferents tipus de portes lògiques disponibles en circuits integrats CMOS: 4049 (porta NOT), 4081 (porta AND), 4071 (OR), 4011 (NAND), 4001 (NOR), 4070 (EXOR), 4077 (EXNOR) així com diferents combinacions de portes per realitzar circuits de lògica combinatòria.

Ademés de l'aspecte pràctic, es donarà molta importància als següents aspectes teòrics: teoremes de Morgan, simplificació de circuits, diagrames de Karnaugh, resolució d'equacions amb un sol tipus de porta NAND o NOR.

3) MONOSTABLES, MULTIVIBRADORS . Els objectius són: a) aprendre a utilitzar el NE555 (circuit no digital però molt emprat) com a monostable i com a multivibrador. b) Realització d'oscil·ladors amb portes lògiques com ara el 4049 (NOT).

4) FLIP-FLOPS. Objectius: a) muntar un flip-flop R-S a partir de portes NAND i també amb portes NOR. b) Muntar un flip-flop D amb portes NAND. c) Comprobar el funcionament del 4027 (flip-flop JK).

5) REGISTRES DE DESPLAÇAMENT. L'objectiu és muntar el 4015 com a registre de desplaçament de 8 bits d'entrada en serie i sortida en paral·lel.

6) COMPTADORS, DIVISORS. Objectius: a) comprobar el funcionament del comptador binari 4040. b) comprobar el funcionament del comptador decimal 4017. c) Estudiar el funcionament del comptador BCD 4510. d) Estudiar el funcionament del 4017 com a divisor de 2 a 10.

7) CODIFICADORS I DECODIFICADORS. Objectius: a) estudiar el 4028 per transformar el codi BCD a decimal. b) comprobar el funcionament del 4513 (latch-decoder-driver) per passar de codi BCD a 7 segments utilitzant un display de leds. c) Afegir-hi el comptador 4510 per fer un comptador UP/DOWN fins a 10 amb visualització per display. d) Muntatge d'un decodificador de 2 entrades (en binari) a 4 sortides, a partir de 2 inversors (el 4049) i 4 portes AND (el CMOS 4081).

8) MULTIPLEXORS I DESMULTIPLEXORS. L'objectiu és estudiar el funcionament del 4052 (doble multiplexor/desmultiplexor analògic de 4 canals) tant com a multiplexor com a desmultiplexor i la seva utilitat en la transmissió d'informació.

9) CIRCUITS ARITMÈTICS, COMPARADORS. Objectius: a) comprobar el funcionament del sumador 4008. b) comprobar el funcionament d'el comparador 4585. c) Estudiar el funcionament d'una unitat lògica i aritmètica 4581.

10) MEMÒRIES. L'objectiu és estudiar el funcionament d'una memòria RAM de 2K x 8 bits la 6116 o 5516.

11) CONVERSIÓ ANALÒGIC-DIGITAL, DIGITAL-ANALÒGIC. Objectius: a) comprobar el funcionament d'un DAC 08 en la conversió digital-analògic. b) Comprobar el funcionament d'un ADC 08. c) Utilització del DAC 08 per fer un convertidor analògic digital. Es completarà amb l'estudi de les bases teòriques d'aquests dispositius.

12) APLICACIONS. Es realitzaran circuits més complexes normalment entre varis alumnes i on s'hagin dútilitzar tots els coneixements adquirits.

EATP D'ELECTRONICA DIGITAL.

MATERIAL A DISPOSICIÓ DE CADA ALUMNE O GRUP D'ALUMNES. (preus de 1987)

<u>MATERIAL</u>	<u>DESCRIPCIÓ</u>	<u>QUANTITAT</u>	<u>PREU</u>
Placa d'experimentació Ariston, (Ona Radio)		1	2596
Capsa		1	285
Conector	banana-piça de cocodril	2	110
Tornavís		1	50
Pulsador		2	56
4001	porta NOR	2	28
4011	porta NAND	2	28
4049	porta INVERTER	1	40
4050	hex BUFFER	1	49
4081	porta AND	1	28
4071	porta OR	1	28
4070	porta EXOR	1	28
4077	porta EXNOR	1	40
4015	doble registre de desplaçament de 4 bit	1	83
4027	doble flip-flop J-K	1	48
4040	comptador binari de 12 bit	1	60
4017	comptador/divisor de decades	1	58
4510	comptador BCD UP/DOWN	1	94
4585	comparador de 4 bit	1	60
4008	sumador de 4 bit	1	122
4052	doble multiplexor/desmolt. analog. de 4 canals	1	63
4511	latch/decoder/driver BCD a 7 segments	1	77
4028	decodificador BCD a decimal	1	83
NE555	temporitzador	1	36
NE5008	convertidor digital-analògic de 8 bit	1	563
TC5516	RAM CMOS estàtica de 2Kx8 bit	1	414
741	amplificador operacional	1	50
CA3130	amplificador operacional BIMOS	1	145
BC547	transistor NPN	1	20
BC557	transistor PNP	1	20
LED	color verd, de 3mm	11	22
1N4148	diode de commutació d'alta velocitat	10	6
Resistències	330 Ω , 1 K Ω , 10 K Ω , 100 K Ω	40	2
Condensadors	10 nF, 100 nF, 1 μ F, 10 μ F	5	9
Resistències d'ajust	10 K Ω , 100 K Ω , 1 M Ω	3	27
Display	roig, de 7 segments, càtode comú	1	173

- BIBLIOGRAFIA.

CMOS LOGIC DATA. Motorola.

CMOS/NMOS SPECIAL FUNCTIONS DATA. Motorola

ELECTRÓNICA DIGITAL MODERNA. TEORIA I PRÁCTICA. J.M. Angulo. Ed. Paraninfo.

PRACTICAS DE MICROELECTRÓNICA Y MICROINFORMÁTICA. J.M. Angulo. Ed. Paraninfo.

MATERIALES Y COMPONENTES ELECTRÓNICOS. R. Alvarez Santos. Madrid 1984.

PRINCIPIOS DIGITALES. R.L. Tokheim. Schaum. McGraw-Hill.

EJERCICIOS DE ELECTRÓNICA DIGITAL. I. Padilla. E.T.S.I. Telecomunicación. Madrid.

LINEAR PRODUCTS (IC 11). PHILIPS.



Pràctica 1. EATP D'ELECTRÒNICA DIGITAL.

En primer lloc posarem un LED a la placa d'experimentació que ens indicarà si hi han curtcircuits i si l'alimentació està ben connectada; si al connectar la pila el LED s'encén vol dir que tot va bé, si no s'encén hi han dues possibilitats; a) hi ha un curtcircuit a la placa; b) hem connectat la pila al revés. En els dos casos s'ha de desconectar la pila ràpidament i comprovar totes les connexions.

Si hi ha algun chip connectat, és útil posar-hi el dit damunt en el moment de connectar la pila; si s'escalfa vol dir que la hem connectat al revés. Si la desconectem ràpidament encara el podrem salvar, si no el chip es cremarà.

Càlcul de la resistència que s'ha d'afegir al LED.

Un LED és un diode i per tant només funciona si es connecta en el sentit adequat. Si es connecta al revés no es fa malbé (a no ser que el voltatge sigui massa alt) però no s'encén. D'altra banda funciona a un voltatge d'uns 2 V (depend del color) i una intensitat d'uns 20 mA ($20 \cdot 10^{-3}$ A). Si el volem connectar a un voltatge més gran de 2 V, per exemple 5 V, hi haurem de connectar una resistència en serie d'un valor adequat i que es calcula aplicant la llei d'Ohm i s'obté $R = 150 \Omega$, normalment la posarem de 330 Ω i utilitzarem LEDS verds per que si no alguns muntatges no funcionarien.



$$V = V_{LED} + V_R$$

$$V_{LED} = 2V$$

$$V_R = IR = 20 \cdot 10^{-3} R$$

$$V = 2 + 20 \cdot 10^{-3} R$$

$$R = \frac{V - 2}{20 \cdot 10^{-3}}$$

si $V = 5V$ $R = 150 \Omega$

Porta INVERTER (inversor). (NOT)

Agafa un chip 4049, connecta-el a la placa i busca a la bibliografia les connexions de les "potes". De moment només utilitzaràs una porta. Connecta les entrades de les 3 altres portes a massa mitjançant fils de color negre (en els circuits CMOS les entrades que no s'utilitzen s'han de connectar o bé al negatiu (massa) o bé al positiu, doncs si no les portes es posen a oscil·lar en alta freqüència i molesten en el funcionament de la resta del chip). Connecta un LED amb la seva resistència a la sortida de la porta que vulguis utilitzar.


Amb un fil connecta l'entrada de la porta primer a massa (un 0) i després al positiu (un 1) i fixa-et en cada cas si el LED s'encén o no. El LED encés vol dir un 1 a la sortida i si està apagat un 0. Fés la taula veritat-falsetat.

A continuació fés lo mateix connectant 2 portes en serie, i finalment connectant 3 portes en sèrie.



Intenta deduir com ha de ser la taula veritat-falsetat de 5 portes connectades en serie i després comproba-la experimentalment.

Com seria la taula V-F de dues portes connectades en paral·lel? Pot tenir alguna utilitat connectar en paral·lel varies portes? Es podria posar una resistència més gran que la calculada al LED? I més petita?

PORTA NOT (INVERTER) UNA PORTA



DUES PORTES EN SERIE




PRACTICA 2. EATP D'ELECTRONICA DIGITAL.

Estudi de la porta AND.

La porta AND pot tenir dues o més entrades que representarem per A, B, C,..., i una sortida que representarem per S. L'operació que realitza es pot representar per $AND(A,B,C,...) = A \cdot B \cdot C \cdot ...$. Aquesta operació és l'intersecció però es pot calcular com si fós la multiplicació normal.

1) Busca a la bibliografia les connexions de les potes del chip 4081. Conecta-el a la placa, instal·la el LED de control de la pila tal com vas fer a la pràctica . Conecta totes les entrades de les tres portes que no utilitzis a massa amb un fil negre (al negatiu) i munta el circuit següent amb una porta:




Fés la taula vertader-fals de la següent manera:


A	B	S
0	0	
0	1	
1	0	
1	1	

Recorda que un "0" significa que és conecat a massa i un "1" que és conecat al positiu.

2) Ara fés la taula V-F d'una porta AND de tres entrades construïda de la següent manera:



3) Munta el circuit següent, fés la taula V-F i dedueix l'equació lògica que representa:




La taula que acabes de fer, s'assembla a alguna de les que habies fet abans?

PRACTICA 3. EATE D' ELECTRONICA DIGITAL.


Estudi de la porta OR.

La porta OR pot tenir varies entrades que designarem per A, B, C, ... i una sortida que representarem per S. L'operació que realitza es pot representar per: $OR(A, B, C, \dots) = A+B+C+\dots$ on el signe "+" no representa la suma normal si no l'unió de conjunts de tal manera que es compleix: $0+0 = 0$, $1+0 = 1$, $1+1 = 1$, i en general $A+A = A$.


1) Busca a la bibliografia les connexions de les potes del chip 4071. Conecta'l a la placa, instala el LED de control de la pila (pràctica 1) i fés la taula vertader-fals d'una porta OR de les quatre que hi ha en el chip. Recorda que totes les entrades que no s'utilitzen s'han de connectar a massa (també es poden connectar al positiu, l'important és que estiguin connectades).



2) Ara fés la taula vertader-fals per una porta OR de tres entrades feta de la manera següent:



3) Una porta OR de quatre entrades es pot fer afegint una porta més a la sortida del circuit anterior. Fés la taula V-F de la següent manera: A B C D | S




PRÀCTICA 4. EATP. D' ELECTRONICA DIGITAL.


Estudi de la porta NOR (4001).

La porta NOR és una porta OR negada, l'operació que realitza es pot representar per $NOR(A,B,C,...) = \overline{A+B+C+...}$ on la ratlla damunt de les lletres significa negació. El símbol de la porta NOR és el mateix de la OR on s'ha afegit un petit cercle a la surtida que també significa negació.


1) Un resultat important és que si unim les dues entrades la porta NOR es transforma en una porta INVERT, això es pot deduir així: $NOR(A,A) = \overline{A+A} = \overline{A}$. Fés el muntatge següent amb el chip 4001 (mira a la bibliografia les connexions de les potes, instala el LED de control de la pila i conecta totes les enytrades que no s'utilitzin a massa) i busca'n la taula vertader-fals:




2) Ara fés experimentalment la taula V-F per la porta NOR de la manera habitual;



3) Una manera de fer una porta NOR de tres entrades és la següent, construeix la taula V-F:



4) Com que la porta NOR és una porta OR negada, es pot fer amb una porta INVERT del chip 4049 i una porta OR del chip 4071. Fés el muntatge i comproba amb la taula V-F que es comporta com una porta NOR.




PRACTICA 5. TAP D'ELECTRÓNICA DIGITAL.

Estudi de la porta NAND (4011).

La porta NAND és una porta AND negada, l'operació que realitza és $NAND(A,B,C,\dots) = \overline{A \cdot B \cdot C \dots} = \overline{A} + \overline{B} + \overline{C} + \dots$, on la ratlla significa negació (així com el cercle que porta en el símbol a la sortida. En general és diferent negar les entrades que negant les sortides). Després de buscar a la bibliografia les connexions del chip 4011 fés els muntatges següents:


1) Fés la taula V-F de la porta NAND (recorda que totes les entrades no utilitzades s'han de connectar a massa):




2) Una conseqüència molt útil de que sigui una porta negada és que pot actuar com a inversor (porta INVERT o NOT). Comproba-ho fent la taula V-F del muntatge següent:



3) Fés la taula V-F d'una NAND de tres entrades feta així:




4) Al principi de la pràctica hem vist que l'operació NAND també es pot representar com $NAND(A,B,C,\dots) = \overline{A \cdot B \cdot C \dots} = OR(\overline{A}, \overline{B}, \overline{C}, \dots)$. Comproba-ho fent la taula V-F del següent muntatge:




PRACTICA 0.

Estudi de la porta EXOR (4070) i de la porta EXNOR (4077).


1) Com sempre busca les connexions de les potes del chip a la bibliografia, conecta l'alimentació del chip, conecta totes les entrades no utilitzades a massa i fes la taula V-F;




2) Una manera de fer una porta EXOR és utilitzant portes NAND. Fes la taula V-F d'aquest muntatge:



3) Ara busca les connexions del chip 4077 que conté quatre portes EXNOR i busca'n experimentalment la seva taula V-F, comprovaràs que és una porta EXOR negada;



4) El següent muntatge és una manera de fer una porta EXNOR, fes-ne la taula V-F;



PRACTICA 7. BÀSIC D'ELECTRÓNICA DIGITAL.

DISSENY DE CIRCUITS LÒGICS COMBINACIONALS.

Un circuit lògic té en general varies entrades i varies sortides. Un circuit lògic és combinacional quan l'estat de les sortides només depend de l'estat de les entrades i no de la seva història previa. (Si depend de la seva història previa és un circuit lògic seqüencial).

Les fases per al disseny d'un circuit lògic són:

- 1) Construcció de la taula V-F.
- 2) Obtenció de les equacions lògiques per a cada sortida a partir de la taula V-F.
- 3) Simplificació de les equacions lògiques ja sigui aplicant directament l'àlgebra de Boole o bé mitjançant els diagrames de Karnaugh. Un circuit no simplificat funciona correctament però és més car i difícil de realitzar a la pràctica.
- 4) Representació de les equacions lògiques mitjançant portes lògiques. En aquesta fase moltes vegades és convenient realitzar el circuit amb un sol tipus de porta lògica NOR o NAND doncs això pot representar una més gran economia i un risc més petit d'errors.

Per puguer passar de sumes a productes o a l'invers són útils els teoremes de Morgan:

1) $\overline{A+B} = \overline{A} \cdot \overline{B}$; 2) $\overline{A \cdot B} = \overline{A} + \overline{B}$

També cal tenir en compte les següents propietats: $A + \overline{A} = 1$, $A \cdot \overline{A} = 0$, $A + A = A$, $A \cdot A = A$, $\overline{\overline{A}} = A$, $A + 1 = 1$, $A \cdot 1 = A$, $A + 0 = A$, $A \cdot 0 = 0$, $A \cdot (B + C) = A \cdot B + A \cdot C$, $A \cdot (B \cdot C) = (A \cdot B) \cdot C = A \cdot B \cdot C$. Les simplificacions mitjançant els diagrames de Karnaugh es basen en varies d'aquestes propietats: $A \cdot B \cdot C + A \cdot B \cdot \overline{C} = (A \cdot B) \cdot (C + \overline{C}) = A \cdot B$.

$$A + B \cdot C = (A+B) \cdot (A+C) \quad A \cdot (A+B) = A \cdot A + A \cdot B = A + A \cdot B = A \cdot (1+B) = A$$

$$A \vee (B \wedge C) = (A \vee B) \wedge (A \vee C)$$

EQUACIONS LÒGQUES

L'obtenció de les equacions lògiques a partir de la taula V-F es pot fer de dues maneres: 1) suma de productes (forma de MINTERM), 2) producte de sumes (MAXTERM). Per exemple a partir de la taula:

A	B	S
0	0	1
0	1	0
1	0	1
1	1	0

Per fer la forma MINTERM ens fixem en els 1 de la sortida; $S = \overline{A} \cdot \overline{B} + A \cdot \overline{B}$

\overline{A}	\overline{B}	S
1	1	0
1	0	1
0	1	0
0	0	1

Per fer la forma de MAXTERM es canvien els 1 per 0 i els 0 per 1 en la taula i ens fixem en els 1 de la sortida; $S = (A + \overline{B}) \cdot (\overline{A} + \overline{B})$

DIAGRAMES DE KARNAUGH

Les regles per utilitzar els diagrames de Karnaugh són:

- 1) Només es representen els 1 de la sortida en el tipus de diagrama adequat al nombre d'entrades.
- 2) S'agrupen els 1 envoltant-los amb un llaç en grups que poden contenir per ordre de preferència 8, 4, 2, 1, uns. No val enllaçar uns en diagonal.
- 3) S'ha de fer el mínim de llaços possibles i el més grans possibles. Si es pot fer un llaç de 4 no s'en han de fer dos de 2. Si hi han varies possibilitats per fer llaços s'ha d'agafar la que dona un nombre de llaços mínim. Un 1 pot formar part de dos llaços. Els llaços poden quedar superposats.
- 4) La columna de l'esquerra es considera adjacent de la de la dreta i la de dalt de la de baix.
- 5) Si una variable pren simultàniament els valors 0 i 1 en un llaç se simplifica, les altres es posen com a producte negades o no segons que valguin 0 o 1 en el llaç. Sumant els productes de cada llaç s'obté l'equació lògica simplificada.

A continuació es donen els diagrames de Karnaugh fins a 5 variables i un exemple resolt de 3 variables:

Fig. 3-78.- Tabla de verdad y diagrama de Karnaugh para $R = A + \bar{B}$.

A	B	R
0	0	0
1	0	1
0	1	1
1	1	1

A	B	C	$A \cdot B \cdot \bar{C}$
0	0	0	0
1	0	0	0
0	1	0	0
0	0	1	0
1	1	0	1
0	1	1	0
1	0	1	0
1	1	1	0

Fig. 3-80.- Tabla de verdad y diagrama de Karnaugh para la ecuación $R = A \cdot B \cdot \bar{C}$.

A	B	C	R
0	0	0	0
1	0	0	0
0	1	0	0
0	0	1	0
1	1	0	1
0	1	1	0
1	0	1	0
1	1	1	0

Fig. 3-82.- Representación de las cuadrículas que cumplen $R = A \cdot B + C \cdot D$.

A	B	C	D	R
0	0	0	0	0
1	0	0	0	0
0	1	0	0	0
0	0	1	0	0
1	1	0	0	1
0	1	1	0	0
1	0	1	0	0
1	1	1	0	0

Fig. 3-83.- Diagrama de Karnaugh para 5 variables y determinación de la cuadrícula que cumple $R = A \cdot B \cdot C \cdot D \cdot E$.

Problema

Diseñar un automatismo con puertas NOR que gobierne una máquina M desde 3 interruptores, A, B y C, de forma que se active M siempre que A y B estén pulsados y también si A está pulsado y los otros dos no.

1ª fase: Tabla de verdad. Figura 3-90

A	B	C	M
0	0	0	0
1	0	0	1
0	1	0	0
0	0	1	0
1	1	0	1
0	1	1	0
1	0	1	0
1	1	1	1

Fig. 3-90.- Tabla de la verdad para el automatismo.

2ª fase: Obtención de la ecuación lógica mediante suma de los términos que se cumplen en la tabla de la verdad:

$$M = A \cdot \bar{B} \cdot \bar{C} + A \cdot B \cdot \bar{C} + A \cdot B \cdot C$$

3ª fase: Simplificación por Karnaugh.

En un diagrama de Karnaugh para 3 variables se colocan los 1 y se forman los lazos. Figura 3-91.




Fig. 3-91.- Colocación de 1 y formación de lazos.

4ª fase: Expresar la ecuación simplificada mediante puertas lógicas NOR. Figura 3-92.

$$M = A (\bar{C} + B)$$




Fig. 3-92.- Expresión de la ecuación simplificada con operadores NOR.

PRACTICA 7. (CONTINUACIÓ). BATT D' ELECTRONICA DIGITAL.

1) Disseny un circuit que realitzi l'equació lògica $S = \bar{A} \cdot B + C$; a) utilitzant només portes NOR; b) amb portes NAND i comproba'l experimentalment en els dos casos.

2) a) Fés i comproba experimentalment un circuit que realitzi l'operació $S = A \cdot B \cdot C + B$. b) Simplifica'l i calcula la taula V-F per assegurar-te que realitza la mateixa operació que el circuit sense simplificar.

3) Simplifica el circuit següent;



4) Per cadascuna de les taules següents: a) dona l'equació lògica simplificada utilitzant els diagrames de Karnaugh; b) dissenya un circuit que la realitzi; c) comproba'l experimentalment.

a)

A	B	C	S
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	0
1	1	0	0
1	1	1	1

b)

A	B	C	S
0	0	0	1
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	0
1	0	1	0
1	1	0	1
1	1	1	1





c)

A	B	C	S
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

5) Disseny un circuit que permeti encendre i apagar una bombeta desde tres llocs diferents de tal manera que al accionar qualsevol dels commutadors A, B, C, s'apagui si estava encesa i s'encengui si estava apagada. Comproba el circuit experimentalment utilitzant un LED amb resistència com a bombeta.

6) Es tracta de controlar un motor desde 3 interruptors A, B, C. Quan l'interruptor A està tancat (conectat) el motor no s'engega però queda preparat per fer-ho (això vol dir que per que funcioni el motor s'ha de tenir l'interruptor A tancat). Una vegada l'interruptor A estigui tancat qualsevol dels interruptors B o C han de poder engegar o parar el motor. Disseny el circuit corresponent i comproba'l experimentalment utilitzant un LED amb resistència com a "motor".

7) Dona l'equació lògica simplificada i el disseny del circuit corresponent a partir dels següents diagrames de Karnaugh:




PRACTICA 8. EATP D' ELECTRONICA DIGITAL.


MONOSTABLES I MULTIVIBRADORS.

Ara farem tres muntatges amb el NE 555 que és un circuit integrat mixt analògic-digital especialment dissenyat per aplicacions de temporitzador ("timer").



1) Monostable no redispensible ("not retriggerable").
 Fés el muntatge següent amb $R = 100\text{ K}\Omega$ i $C = 10\ \mu\text{F}$. Pitja el pulsador i veuràs com el LED roman encès uns segons i després es torna a apagar, això és un monostable. La durada de l'impuls de sortida depèn del producte $R \cdot C$ i es pot variar canviant R o C o els dos. Si tornes a pitjar el pulsador abans de que el LED s'hagi apagat veuràs que el LED està encès la mateixa estona que si només haguessis pitjat un cop, per això s'en diu que no és redispensible. Fixa't que el condensador electrolític de $10\ \mu\text{F}$ té polaritat (+ i -).



2) Monostable redispensible ("retriggerable").
 La diferència amb el circuit anterior és que si pitges el pulsador una altra vegada abans de que el LED s'apagui estarà encès més estona per això es diu que és redispensible.



3) Multivibrador.
 En aquest muntatge es van produint continuament impulsos rectangulars. Si són de poca freqüència es poden "veure" amb un LED, a freqüències més altes es poden "escoltar" amb un bronzidor piezoelèctric i a partir d'uns 20 KHz només es poden veure amb un oscil·loscopi. a) Posar $R_1 = 10\text{ K}\Omega$; $R_2 = 100\text{ K}\Omega$ i $C = 10\ \mu\text{F}$. b) Canvia R_2 i C posant els valors $R_2 = 1\text{ M}\Omega$ (resistència d'ajust); $C = 1\ \mu\text{F}$ (aquest condensador també té polaritat + i -). c) Finalment canvia el condensador per $C = 10\ \text{nF}$, treu el LED i la resistència i posa-hi un bronzidor piezoelèctric. Girant la resistència d'ajust amb el tornavís veuràs com canvia el so; després treu el bronzidor i mira els impulsos amb l'oscil·loscopi.





$$T_1 \approx 0.693 \cdot (R_1 + R_2) \cdot C$$

$$T_2 \approx 0.693 \cdot R_2 \cdot C$$


$$T = T_1 + T_2$$

MONOSTABLES I MULTIVIBRADORS AMB PORTES LÒGIQUES.



4) Monostable amb portes NOR (4001), a) Fés-ho primer amb $R = 100 \text{ k}\Omega$, b) Ara posa-hi $R = 1 \text{ M}\Omega$ (resistència d'ajust).




5) Multivibrador amb portes NOR: a) Posa $C = 1 \mu\text{F}$, b) Fés $C = 100 \text{ nF}$ i posa un brunzidor a la sortida després de treure el LED i la resistència.



6) Monostable amb portes NAND (4011). En aquest cas l'impuls a la sortida és un "0" de manera que el LED s'apaga uns segons, Varia la posició de la resistència d'ajust i obtindràs impulsos de diferent durada.



7) Multivibrador amb portes NAND,



PRACTICA 9. EATP D' ELECTRONICA DIGITAL.

Flip-flops, bàscules o biestables.

Aquests dispositius són de tipus seqüencial de manera que la sortida depend del valor anterior, Tenen "memòria" i s'utilitzen en comptadors, divisors, latches i memòries. A vegades es reserva el nom flip-flop als dispositius disparats per flanc i bàscules als que no són per nivell. Tenen diverses entrades i sortides; les sortides es representen per Q i \bar{Q} de manera que una és la negada de l'altra. Set: es pot traduir per "posar a 1" la sortida Q. Reset: "posar a 0" la sortida Q. Clock: "rellotge", serveix per controlar el pas de l'informació de l'entrada a la sortida i per sincronitzar-lo. Preset: posa a 1 la sortida independentment del senyal de rellotge. Clear: posa la sortida a 0 independentment del senyal del rellotge. Quan una entrada no depend del rellotge es diu "asíncrona".

Els fflip-flops es poden dividir en síncrons i asíncrons segons que tinguin o no rellotge (clock) i els síncrons poden ser disparats per nivell (es disparen amb un 1) ò per flanc (són disparats amb la transició de 0 a 1 o de 1 a 0 segons que sigui el flanc de pujada o de baixada, els nivells 1 o 0 no els disparen).


1) Flip-flop R-S amb portes NOR.

El flip-flop R-S és el més senzill i és la base per fer tots els demés, Fés el muntatge següent amb el 4001, conectant les entrades no utilitzades a massa i completa la taula. Les resistències hi són perquè les entrades no oscil·lin si no estan connectades (amb TTL no serien necessàries). L'estat S=1 i R=1 s'an diu prohibit i s'ha d'evitar; aparentment les sortides ja no són complementàries si no que valen 0 però quan es passa a S=0 i R=0 no es pot preveure com quedarà la sortida. A la pràctica un xip determinat quedarà en un estat definit 0 o 1 que depend de la seva construcció.


S	R	Q _n	Q _{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

Aquesta taula es pot resumir així:

S	R	Q	\bar{Q}
0	0	sense canvi	
0	1	0	1
1	0	1	0
1	1	prohibit	



SÍMBOL



2) Flip-flop R-S amb portes NAND.



Fés el muntatge amb el 4011 i completa la taula. Fixa't que les entrades són negades (s'activen amb 0) i que les sortides Q i \bar{Q} s'han canviat de lloc. En aquest flip-flop l'estat prohibit és S=0 R=0 i l'indeterminació es produeix al passar a S=1 R=1.

S	R	Q _n	Q _{n+1}
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1

Aquesta taula es pot resumir:

S	R	Q	Q̄
0	0	prohibit	
0	1		
1	0		
1	1	sense canvi	

SÍMBOL



3) Condició d'indeterminació.



Encara que en el flip-flop anterior no es pot preveure quin estat quedarà al passar de l'estat prohibit S=1 R=1, a la pràctica un xip determinat donarà sempre una mateixa sortida. Això es degut a que sempre una de les portes és més ràpida que l'altra (els circuits electrònics no reaccionen instantàniament). Si nosaltres afegim un retard a una de les portes sabem quina és la més lenta i podrem preveure el resultat, això es pot demostrar amb els muntatges següents. Els dos inversors del 4049 introdueixen un retard d'uns 110 ns en total. Una vegada realitzat cadascun dels muntatges, omple la taula;

a)

S	R	Q	Q̄
0	1	0	1
1	1	1	1

b)

S	R	Q	Q̄
0	1	0	1
1	1	1	1



4) Bascula R-S amb entrada d'activació (clock = rellotge) disparada per nivell.

Fes el muntatge i les dues taules que hi ha a continuació i després observa que; a) si al "clock" se li aplica un 0 la informació de les entrades no passa a les sortides; b) només cal conetar un instant el clock a 1 i la informació d'entrada passa a la sortida; c) si el clock es manté a 1 les entrades actuen directament sobre les sortides i es comporta com un flip-flop R-S sense clock. Cal destacar que l'estat S=1 R=1 només és prohibit si s'activa el clock.

Practica 3 (continuació)

4) Continuació,



S	R	Ck	Q _n	Q _{n+1}
0	0	0	0	0
0	0	1	1	1
0	1	0	0	0
0	1	1	1	1
1	0	0	0	0
1	0	1	1	1
1	1	0	0	0
1	1	1	1	1

prohibit
prohibit

La taula simplificada és:

S	R	Ck	Q	\bar{Q}
0	0	0	sense canvi	
0	1	0		
1	0	0		
1	1	0	prohibit	

SÍMBOL



5) Bàscula D (latch) activada per nivell,



En aquesta bàscula no hi ha estat prohibit gràcies a un inversor que va de l'entrada S a la R i que fa que no puguin estar a 1 simultàniament. Només té l'entrada S que s'anomena D i el clock. S'utilitza en memòries i "latches" que són dispositius per memoritzar i mantenir fixa (mentre hi hagi un 0 en el clock) una informació que varia ràpidament. Realitza el muntatge i les taules;

D	Ck	Q _n	Q _{n+1}
0	0	0	0
0	1	1	1
1	0	0	0
1	1	1	1

Taula resumida:

D	Ck	Q	\bar{Q}
0	0		
1	0		

SÍMBOL



6) Flip-flop J-K (master-slave) (4027),


és el més sofisticat, no hi ha estat prohibit i és disparat pel flanc de pujada, el nivell aplicat al clock o el flanc de baixada no tenen cap efecte. Les entrades s'anomenen J i K. En el 4027 hi ha dues entrades més S i R que corresponen a "preset" i "clear". Aquestes entrades actuen independentment del clock (per això s'en diuen asíncrones) tenen preferència sobre les J i K.

El 4027 té dos flip-flops; en el que no utilitzis fes S=1 i R=0 i en l'altre: S=0, R=0 i conecta una resistència de 100 kΩ entre massa i cadascuna de les entrades J, K i CK. Fet el muntatge completa les dues taules següents. La segona és per veure l'efecte de les entrades asíncrones S i R i per això n o s'ha posat entrada de rellotge (CK).

S=0 R=0

J	K	CK	Q _n	Q _{n+1}
0	0	↑	0	
0	0	↑	1	
0	1	↑	0	
0	1	↑	1	
1	0	↑	0	
1	0	↑	1	
1	1	↑	0	
1	1	↑	1	

S	R	Q	\bar{Q}
0	0	Q _n	Q _n sense canvi
0	1		
1	0		
1	1		




7) Flip-flop D a partir d'un flip-flop J-K (4027) disparat per flanc de pujada.

Fés el muntatge (necessites un inversor) i la taula següents:

S=0 R=0

D	CK	Q _n
0	↑	
1	↑	





8) Flip-flop T ("toggle") a partir d'un flip-flop JK (4027) disparat per flanc de pujada.

En aquest l'única entrada és el rellotge. Una vegada tinguis fet el muntatge i la taula, continua donant impulsos al clock i fixa't que per cada dos impulsos que dones la sortida Q passa una vegada pel valor 1, per cada 4 impulsos 2 vegades... tenim un divisor per 2 o també un comptador fins a 2 en binari. Amb varis flip-flops T es fan els divisors i comptadors.

S=0 R=0

T	Q _n	Q _{n+1}
↑	0	
↑	1	


SÍMBOL



PRACTICA 10. KATP D'ELECTRONICA DIGITAL.

Exercicis de trens d'impulsos.


1) Porta AND de dues entrades.



A	B	S
0	0	0
0	1	0
1	0	0
1	1	1




2) OR de dues entrades.



A	B	S
0	0	0
0	1	1
1	0	1
1	1	1




3) NAND de dues entrades.



A	B	S
0	0	1
0	1	1
1	0	1
1	1	0




4) NOR de dues entrades.



A	B	S
0	0	1
0	1	0
1	0	0
1	1	0




5) EXOR de dues entrades.



A	B	S
0	0	0
0	1	1
1	0	1
1	1	0




6) Flip-flop RS amb portes NOR.




S	R	Q	Q-bar	
0	0	Q ₀	Q ₀	sense canvi
0	1	0	1	
1	0	1	0	
1	1	0	0	estat prohibit

indeterminat si es passa de S=1, R=1 a S=0, R=0




7) Flip-flop RS amb portes NAND.




S	R	Q	Q-bar	
0	0	1	1	prohibit
0	1	1	0	
1	0	0	1	
1	1	Q ₀	Q ₀	sense canvi

indeterminat si es passa de S=0, R=0 a S=1, R=1




8) Flip-flop RS amb clock activat per nivell.



S	R	CK	Q	Q-bar	
X	X	0	Q ₀	Q ₀	no canvia
0	0	1	Q ₀	Q ₀	no canvia
0	1	1	0	1	
1	0	1	1	0	
1	1	1	1	1	prohibit


indeterminat si es passa de S=1, R=1, CK=1 a S=1, R=1, CK=0 o a S=0, R=0, CK=1.




Practica 10 (continuació).

9)

Flip-flop D disparat per nivell.




D	CK	Q	\bar{Q}
X	0	Q_0	\bar{Q}_0 no canvia
0	1	0	1
1	1	1	0



10)


Flip-flop J-K amb preset i clear disparat per flanc de pujada.



CK	J	K	S	R	Q_n	Q_{n+1}	\bar{Q}_{n+1}
↓	X	X	0	0	X	Q_n	\bar{Q}_n
↑	0	0	0	0	X	Q_n	\bar{Q}_n
↑	0	1	0	0	X	0	1
↑	1	0	0	0	X	1	0
↑	1	1	0	0	0	1	0
↑	1	1	0	0	1	0	1
X	X	X	0	1	X	0	1
X	X	X	1	0	X	1	0
X	X	X	1	1	X	1	1

11)


Flip-flop D amb preset i clear disparat pel flanc de pujada.




CK	D	S	R	Q_n	Q_{n+1}	\bar{Q}_{n+1}
↓	X	0	0	X	Q_n	\bar{Q}_n
↑	0	0	0	X	0	1
↑	1	0	0	X	1	0
X	X	0	1	X	0	1
X	X	1	0	X	1	0
X	X	1	1	X	1	1

12)

Flip-flop T amb preset i clear disparat pel flanc de pujada.



T	S	R	Q_n	Q_{n+1}	\bar{Q}_{n+1}
↓	0	0	X	Q_n	\bar{Q}_n
↑	0	0	0	1	0
↑	0	0	1	0	1
X	0	1	X	0	1
X	1	0	X	1	0
X	1	1	X	1	1






Fig. 3.12.

Por el contrario, si la tensión en la entrada (-) del A.O.2, DISPARO, cae por debajo de $1/3 V^+$, $S = "1"$, lo que implica que $Q = "0"$, el transistor T_1 se bloquea y la salida pasa a "1".

En cualquier momento podemos "poner a cero" la salida del temporizador, aplicando un "0" en RESET saturamos el transistor T_2 , lo que lleva al bloqueo a T_1 y a $V_0 = "0"$.

La distribución de patillas correspondiente a los tres encapsulados del 555, así como al 556, se representa en la figura 3.13.

De los tres tipos de encapsulados en que se presenta el 555, el más empleado es el DIL-8, por ello los esquemas básicos que veremos a continuación, responden a esta configuración práctica.

EL NE 555.

tuvo una gran variedad de aplicaciones, tales como: generación de impulsos, temporización secuencial, VCO, detección de impulsos, modulación de anchura de impulsos, etc.

La razón fundamental de ser tan utilizado, tal vez se deba a sus excepcionales prestaciones, entre las que destacan su notable estabilidad térmica (50 p.p.m./°C), admite un amplio rango de tensión de alimentación, de 4,5 a 16 V para el NE 555, y de 4,5 a 18 V para el SE 555.

Al mismo tiempo, puede proporcionar corrientes de salida de hasta 200 mA, lo que indudablemente permite gobernar gran cantidad de cargas directamente.

Actualmente, el 555 es fabricado por multitud de firmas, presentándose en tres tipos de encapsulados: DIL-14, DIL-8 y metálico. Incluso existe una versión de bajo consumo, el 7555, realizado en tecnología CMOS. Y también un modelo doble del 555, denominado 556, constituido internamente por dos 555 de características eléctricas idénticas.

3.2.2. Constitución interna del NE 555

El esquema simplificado está representado en la figura 3.12. Como se ve, dispone de dos A.O. trabajando como comparadores de tensión, un biestable RS que emplea la salida complementaria Q, dos transistores en conmutación T_1 y T_2 , un buffer inversor para proporcionar la alta corriente de salida, y finalmente una red divisora de tres resistencias de valor R.

Puesto que estas resistencias son iguales, las tensiones de referencia aplicadas a los terminales de entrada de los comparadores de tensión son:

- Para el A.O.1: $V_{(-)} = 2/3 V^+$
- Para el A.O.2: $V_{(+)} = 1/3 V^+$

Considerando que el circuito está alimentado con polaridad simple, los dos posibles estados de salida de los comparadores son:

- Nivel "1" = V^+
- Nivel "0" = 0 V.

Si la tensión en el terminal (+) del A.O.1, UMBRAL, supera los $2/3 V^+$, su salida pasa a "1", este nivel es la entrada R del biestable, por lo que $Q = "1"$, de esta manera el transistor T_1 se satura y la salida pasa a "0".

PRACTICA 11. EATP D'ELECTRONICA DIGITAL.

Registres de desplaçament.

La funció d'un registre de desplaçament es pot entendre si ens fixem com s'introdueixen els números en una calculadora; el primer número es posa a la dreta, si en posem un altre el primer es mou cap a l'esquerra deixant lloc al segon i així successivament. A la pantalla hi veiem tots els nombres simultàniament (això s'anomena una sortida en paral·lel) i ademés es mantenen (per tant són "memoritzats").


Els registres de desplaçament són fets amb flip-flops disparats per flanc i poden ser de diferents tipus: entrada en sèrie (totes les dades entren una darrera l'altra per una sola entrada), entrada en paral·lel (hi ha una entrada per cada dada), sortida en sèrie (les dades surten una darrera l'altra per una sola sortida), sortida en paral·lel (hi ha una sortida per cada dada), desplaçament cap a l'esquerra (la primera dada es mou cap a l'esquerra deixant lloc a la següent), desplaçament cap a la dreta (la primera dada es mou cap a la dreta per deixar lloc la següent). Hi han registres de desplaçament que tenen totes aquestes característiques i es diuen universals. Una de les aplicacions és la conversió dels formats d'informació: de sèrie a paral·lel o de paral·lel a sèrie.

D'ara endavant anomenarem "bit" a cadascun dels díigits binaris "1" i "0".

1) Registre de desplaçament de dos bits a partir de dos flip-flops JK (4027).

Aquest registre tindria poca utilitat però és per veure com es poden fer; si es vol més bits només cal afegir-hi més flip-flops. Segons com et miris les sortides serà un registre cap a l'esquerra o cap la dreta. Fixa't que necessites un inversor 4049. Per donar els impulsos al rellotge hauràs de fer un monostable (els interruptors fan rebots quan es connecten i això equival a varis impulsos, un monostable elimina aquest problema per que només respòn al primer impuls), no el desmuntis fins que hagi acabat tota la pràctica. Per posar un "0" deixa l'entrada D a l'aire i dona un impuls al clock, per posar un "1" conecta l'entrada D al positiu i dona un impuls al clock, per esborrar toca un moment l'entrada R al positiu.

Per veure'n el funcionament introdueix els diferents nombres binaris de dos bits: 00, 01, 10, 11. Conecta l'alimentació (pota 8 a massa i pota 16 al positiu) i les potes 7 i 9 a massa.




2) Registre de desplaçament de 4 bits d'entrada en sèrie i sortida en paral·lel (disparat per flanc de pujada) amb un 4015.

El 4015 té dos registres de desplaçament i de moment només en utilitzarem un. Conecta les entrades 9, 7 i 6 del registre no utilitzat a massa. Conecta l'alimentació: pota 16 al positiu i la 8 a massa; i fés la


resta de conexions com s'indica en el muntatge. Els leds de les sortides (com sempre amb resistència de 330 Ω) s'han de posar a la placa en l'ordre Q_4, Q_3, Q_2, Q_1 alineats i un davall de l'altre.

Per comprovar el funcionament prova d'introduir diferents nombres binaris de 4 bits (compresos entre 0000 i 1111). Quan acabis no desmuntis el monostable.



3) - Registre de desplaçament de 8 bits amb el 4015.

Es pot fer un registre de 8 bits a partir de dos de 4 bits connectant la darrera sortida del primer a l'entrada del segon, unint els clocks i unint les entrades R per esborrar. Ara hauràs de posar 8 leds (amb resistència de 330 Ω) alineats i per ordre a la placa, de manera que vagin de Q_8 a Q_1 . A continuació prova de posar nombres binaris de 8 bits (compresos entre 00000000 i 11111111).



PRÀCTICA 12. EATP D'ELECTRÒNICA DIGITAL.

Codificadors i decodificadors.

Tot sovint la informació s'ha d'utilitzar en algun codi; per exemple les operacions aritmètiques no es fan en el sistema decimal si no en binari; els comptadors compten en binari... Si volem utilitzar entrades o sortides en decimal s'hauràn de codificar o decodificar en el codi corresponent. Hi han d'altres codis además del binari; el BCD, el de 7 segments que s'utilitza per fer anar displays, l'ASCII que s'utilitza pels teclats dels ordinadors...

En general si hi han n entrades binàries pot haver-hi 2^n sortides diferents i al revés. Normalment codificar és quan es passa de moltes entrades a poques sortides i decodificar quan es passa de poques a moltes.

1) Decodificador de 2 entrades binàries a 4 sortides.

Com que hi han dues entrades com a màxim poden haver-hi $2^2=4$ sortides diferents. Les entrades poden agafar qualsevol dels valors binaris compresos entre 00 i 11 i volem que per cada valor possible hi hagi una sortida amb un "1". La taula V-F seria;

A	B	S ₃	S ₂	S ₁	S ₀
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

Les equacions lògiques seran:


$S_0 = \overline{A} \cdot \overline{B}$

$S_1 = \overline{A} \cdot B$

$S_2 = A \cdot \overline{B}$

$S_3 = A \cdot B$


Fés el muntatge següent amb un 4049 i un 4081; posa 4 leds per ordre a la placa (amb la resistència de 330 Ω) i comproba que es compleix la taula anterior.



2) Decodificador de BCD a decimal (4028).

Fés el muntatge indicat a continuació posant 10 leds (amb resistència) connectats per ordre a les sortides Q₀...Q₉, i ompla la taula que hi ha a continuació.

D	C	B	A	Q ₇	Q ₆	Q ₅	Q ₄	Q ₃	Q ₂	Q ₁	Q ₀
0	0	0	0								
0	0	0	1								
0	0	1	0								
0	0	1	1								
0	1	0	0								
0	1	0	1								
0	1	1	0								
0	1	1	1								
1	0	0	0								
1	0	0	1								
1	0	1	0								
1	0	1	1								
1	1	0	0								
1	1	0	1								
1	1	1	0								
1	1	1	1								



Fixa't que el codi BCD és igual que el binari però només va de 0000 a 1001.

3) Decodificador de 3 entrades (en binari) a octal amb el 4028.

Si et fixes en la taula anterior veuràs que mentre la D val "0" es comporta com un decodificador de 3 entrades i que els "1" es van "desplaçant" de Q₀ a Q₇ o sigui una sortida "octal".


4) Latch-Decoder-Driver de BCD a 7 segments (4511).

"Decoder" significa que és un decodificador, en aquest cas de BCD a 7 segments (display de leds). "Latch" vol dir que té capacitat per "recordar" un valor determinat i "Driver" que té capacitat per fer anar directament un display, en aquest cas de leds.

Fés el muntatge i la taula que hi han a continuació. Para compte de no equivocar-te en les connexions del display i vigila que cada segment tingui la seva resistència de 330 Ω.

Conecta les entrades LT (lamp test, pota 3) i BI (blanking input, pota 4) al positiu i l'entrada LE (latch enable, pota 5) a massa tal com s'indica. Feta la taula pots provar de connectar aquestes entrades de manera diferent per veure el seu efecte. Si LE es conecta al positiu la informació de les entrades no afecta a les sortides.


D	C	B	A	a	b	c	d	e	f	g
0	0	0	0							
0	0	0	1							
0	0	1	0							
0	0	1	1							
0	1	0	0							
0	1	0	1							
0	1	1	0							
0	1	1	1							
1	0	0	0							
1	0	0	1							
1	0	1	0							
1	0	1	1							
1	1	0	0							
1	1	0	1							
1	1	1	0							
1	1	1	1							



Practica 12 (continuació).

Codificadors amb diodes.


Amb diodes es poden fer les operacions OR i AND i en alguns casos permeten fer codificadors de forma senzilla i econòmica.



5) Porta OR de 3 entrades amb diodes 1N4148.

Fés el muntatge i la taula:



A	B	C	S
0	0	0	
0	0	1	
0	1	0	
0	1	1	
1	0	0	
1	0	1	
1	1	0	
1	1	1	



6) Codificador de 3 entrades decimals a binari amb diodes 1N4148.

Se suposa que no es connectaran dues entrades simultàniament. Les entrades es considera que són els nombres 1, 2 i 3, prescindint del 0 que donaria sortida 00. Fés el muntatge i la taula:

E_3	E_2	E_1	S_1	S_0
0	0	0		
0	0	1		
0	1	0		
1	0	0		



7) Dissenya i munta un codificador de 5 entrades en decimal (sense el 0) a binari.

Es necessiten 3 sortides (dues sortides només poden acceptar $2^2 = 4$ entrades, 3 sortides en poden acceptar fins a $2^3 = 8$).

E_5	E_4	E_3	E_2	E_1	S_2	S_1	S_0
0	0	0	0	0			
0	0	0	0	1			
0	0	0	1	0			
0	0	1	0	0			
0	1	0	0	0			
1	0	0	0	0			

PRACTICA 13. RÀTIP D'ELECTRÒNICA DIGITAL.

Comptadors i divisors.


Els comptadors estan formats per flip-flops J-K con els registres de desplaçament però connectats d'una altra manera. Ademés de comptar s'utilitzen per dividir freqüències, mesurar intervals de temps, manipulacions aritmètiques, com a sequenciadors de processos...

Si els flip-flops canvien d'estat tots alhora el comptador s'anomena sincrònic, si ho fan l'un darrera l'altre s'anomena asincrònic, aqueste són més senzills però més lents. Dintre de cada classe n'hi han de varis tipus; els més senzills són els binaris. Afegint les portes lògiques adequades les sortides binaries es poden convertir en BCD, decimal o qualsevol altre codi. Cada comptador pot comptar fins a un nombre determinat i llavors generalment torna a començar (també es pot fer que es pari quan arribi al final), S'anomena mòdul al nombre d'impulsos que reb fins que torna a començar.

1) Comptador binari 4040 de 12 bit (pot comptar fins a $2^{12} = 4096$ impulsos), disparat per flanc de baixada.

En primer lloc fés un monostable amb el 555 i deixa'l muntat per les pràctiques següents, després fés la resta del muntatge posant els LED per ordre de Q_1 a Q_{12} ; posa el comptador a "0" pitjant el polsador connectat al reset i comença a donar impulsos amb el monostable. Compta els impulsos que vas donant i comproba que apareixen en binari en el comptador (per exemple amb 5 impulsos el comptador ha de indicar $Q_1=1, Q_2=0, Q_3=1$...). Com que el comptador actúa amb el flanc de baixada veuràs que compta l'impuls quan s'apaga el LED del monostable i no quan s'encén.

CLOCK	RESET	SORTIDES
↑	0	No hi ha canvi
↓	0	Compta
X	1	Totes a "0"




2) El 4040 com a divisor per 2.

Quan hem donat dos impulsos les sortides Q_1 i Q_2 valen 0 i 1 respectivament i totes les altres valen 0. La sortida Q_2 val 1 per primera vegada i som que el reset actúa amb un "1" només cal connectar la sortida Q_2 amb el reset i el comptador només podrà comptar fins a 2, tenim un divisor de freqüència per 2. Connecta doncs Q_2 amb el reset i comença a donar 2, 4, 6, 8, ... impulsos, fixa't només en Q_1 i compta en cada cas quantes vegades s'encén.

3) El 4040 com a divisor per 7.

No sempre és tan fàcil dividir per un nombre determinat com en el cas anterior, en general s'han d'utilitzar portes lògiques. Anem a veure com es pot dividir per exemple per 7: suposem que tenim feta la sortida que divideix per 7, el primer impuls que donarem ha de posar aquesta sortida a "0" i fer el reset (fer tornar a començar el comptador), l'impuls nº 7 ha de tornar a posar la sortida a "1", el comptador indicarà un 6 en aquest moment que en binari és 110, per primera vegada Q_2 i Q_1 valen "1" simultàniament de manera que serà $AND(Q_2, Q_1)$, l'impuls següent ha de posar aquesta sortida a "0" i resetar el comptador, aquest impuls és el nº 7 (111 en binari), per primera vegada les sortides Q_1, Q_2, Q_0 valen "1" simultàniament de manera que el reset es pot fer utilitzant el resultat de l'operació $AND(Q_1, Q_2, Q_0)$.

Fés el muntatge següent utilitzant les portes AND 4081, comença posant un "1" a la sortida de les portes AND i després dona 7, 14, 21, ... impulsos i compta quants "1" apareixen a la sortida en cada cas.




AL MONOSTABLE

4) Comptador-divisor decimal 4017.

Hi han 10 sortides $Q_0...Q_9$ que corresponen als nombres decimals de 0 a 9. En un moment determinat només hi haurà un "1" en una sortida i mentre va comptant es va desplaçant de Q_0 a Q_9 de manera que recorda al funcionament d'un registre de desplaçament. L'impuls nº 10 torna a posar un "1" a la sortida Q_0 al mateix temps que posa un "1" a la sortida anomenada "carry" (s'utilitza per connectar varis comptadors l'un a continuació de l'altre). Apart del clock (que és disparat pel flanc de pujada) i el reset (que és activat per un "1") hi ha una altra entrada, el "clock enable" que actúa com a clock disparat pel flanc de baixada quan el clock "normal" es conecta a "1" o per "parar" el comptador si es conecta a "1" (per comptar només es pot utilitzar una de les dues entrades de rellotge si s'utilitza el clock, el clock enable s'ha de mantenir a "0" i si s'utilitza el clock enable, s'ha de mantenir el clock a "1").

Fés el muntatge posa'l a "0" pitjant el polsador del reset i comproba tot el que s'ha dit (els leds s'han de posar per ordre).

CLOCK	CLOCK ENABLE	RESET	ACCIÓ
0	X	0	Sense canvi
X	1	0	Sense canvi
X	X	1	Posa la Q_0 a "1"
↑	0	0	Compta
↓	X	0	Sense canvi
X	↑	0	Sense canvi
1	↓	0	Compta



AL MONOSTABLE

PRACTICA Nº 13. (Continuació)


5) El 4017 com a divisor per 10.

Amb el mateix muntatge anterior fixa't ara només en Q₁. Comença posant un "1" a Q₁ i després dona 10, 20, 30, ... impulsos i compta en cada càs quantes vegades s'encén el led de Q₁.

6) El 4017 com a divisor per qualsevol nombre entre 2 i 9.

És molt fàcil fer un divisor per qualsevol nombre entre 2 i 9 amb els incisos (per 10 ja ho heu vist abans). Si voleu dividir per n només cal connectar la sortida Q_n amb el reset i fixar-nos en la sortida Q₁; o sigui que per dividir per 2, connectarem Q₂ amb el reset, per dividir per 3, la Q₃ amb el reset,...


Fés el muntatge següent corresponent a una divisió per 3 (s'ha tret el polsador i la resistència del reset), comença posant un "1" a la sortida Q₁ i després dona 3, 6, 9, ... impulsos i compta les vegades que el led de Q₁ s'encén. Després fés el muntatge corresponent a una divisió per 5 i repeteix les mateixes operacions donant 5, 10, 15... impulsos i finalment munta una divisió per 9 i comproba-la.




7) Comptador BCD UP/DOWN, preestable 4510, disparat pel flanc de pujada.

Aquest comptador pot comptar de 0 a 9 i com que és BCD el resultat es pot visualitzar en un display de 7 segments utilitzant un decoder-driver com ara el 4511. Una altra característica important és que pot comptar "amunt" en el sentit de 0 a 9 o "avall" de 9 a 0. El fet de que sigui "preestable" vol dir que el podem fer començar a comptar a partir de qualsevol nombre determinat, per exemple a partir de 3, o de 5,...

Fés el muntatge posant inicialment la pota 10 a "1" ("UP") i després repeteix-ho posant la pota 10 a "0" ("DOWN").





8) Aprofitant el muntatge anterior modifica el circuit del 555 per fer un multivibrador i conecta la seva sortida al clock del comptador, veuràs com va comptant tot sol. Variant la posició de la resistència d'ajust comptarà més o menys depressa. Ajustant el multivibrador a un impuls per segon o un impuls per minut o un impuls per hora, el comptador mesurarà segons, minuts, hores; aquesta és la base dels rellotges digitals.



9) Finalment torna a muntar el 4040 amb els leds i el multivibrador anterior. Al començament de la pràctica quan donaves els impulsos un a un, hauràs vist que els últims leds no s'encenen mai doncs hauries de donar 4000 impulsos i això és pesat, però si poses el multivibrador que vagi "ràpid" si que veuràs com s'arriba al final.

DIAGRAMES DE COMPTADORS:



Contador ascendente-descendente (parte superior-parte inferior) y diagramas de tiempo.


PRACTICA 14. EATP D'ELECTRÓNICA DIGITAL.

Memòries.

Les memòries les poden imaginar com a compartiments numerats (posicions o adreces) on s'hi pot guardar una informació que és un nombre binari. La memòria que utilitzarem una TC5516 (= 6116) és una RAM estàtica de 2048 X 8 bit. Això vol dir que es pot escriure (gravar) o llegir saltant d'una posició a una altra sense necessitat de fer-ho per ordre. En total hi ha 2048 posicions (adreces) i en cadascuna hi podem guardar un nombre binari de 8 bit. En total es poden gravar 16384 bit i per cadascun s'utilitza un FLIP-FLOP D per memoritzar-lo. En aquesta memòria les mateixes "potes" I/O s'utilitzen tant per la entrada com per la sortida de la informació.

A diferència dels altres CMOS que poden funcionar amb voltatges desde 5 V a 15 V aquesta memòria només pot funcionar a 5 V. La entrada \overline{WE} s'utilitza per escriure (gravar) i la \overline{CS} per desconectar el xip sense perdre la informació. Cal tenir en compte que si es desconnecta la alimentació es perd tota la informació de la memòria.

Fés el muntatge següent tenint en compte que si no s'està escrivint (gravant) les entrades s'han de deixar a l'aire per evitar que hi hagi un "1" i un "0" simultàniament. A continuació selecciona unes quantes adreces i grava-hi nombres de 8 bit. Després llegix les mateixes posicions (les entrades s'han de mantenir a l'aire) comprovant que et surten els nombres gravats i que pots fer-ho tantes vegades com vulguis. Si es grava en una posició ja gravada el nombre anterior s'esborra i queda gravat el nou. Finalment comproba que desconnectant la pila i tornant-la a connectar es perd la informació gravada. Les adreces no s'han de deixar a l'aire.



Per gravar: 1) posa les dades a les entrades (només cal connectar els "1"), 2) connecta \overline{WE} a "0", 3) connecta un moment \overline{CS} a "0", 4) deixa \overline{CS} i \overline{WE} a l'aire.

Per llegir: 1) deixa les entrades a l'aire, 2) comproba que \overline{WE} és a l'aire, 3) connecta les adreces (s'han de connectar tant els "1" com els "0"), 4) connecta \overline{CS} a "0".





Fig. 1 Block diagram.



PINNING

- A₀ to A₁₀ address inputs
- \overline{CS} chip select input
- \overline{WE} write enable input
- I/O₁ to I/O₈ data input/output
- \overline{OE} output enable input
- V_{CC} positive supply (+5 V)
- GND negative supply (ground)

Fig. 2 Pinning diagram.

TRUTH TABLE

\overline{CS}	\overline{OE}	\overline{WE}	mode	V _{CC} current	I/O pin	R/W cycle
H	X	X	not selected	I _{SB} , I _{SB1}	Z	
L	L	H	read	I _{CC}	D ₀	read cycles 1 to 3
L	H	L	write	I _{CC}	D ₁	write cycle 1
L	L	L	write	I _{CC}	D ₁	write cycle 2
L	L	H	ready to read; output disabled	I _{CC}	Z	

- H = HIGH voltage level
- L = LOW voltage level
- X = don't care
- Z = high impedance OFF-state

DEVELOPMENT DATA

PRÀCTICA 15. EATP D'ELECTRÒNICA DIGITAL.

Multiplexors i demultiplexors.

Els conmutadors són uns dispositius mecànics que permeten seleccionar una de varies entrades i connectar-la amb una sortida o a l'inrevés connectar una entrada a una sortida seleccionada. S'utilitzen en molts aparells per exemple en els amplificadors per seleccionar el plat, la pletina, la radio... i tant si són rotatius o amb tecles el fonament és el mateix tan sols varia la construcció mecànica.

Els dispositius electrònics que fan la mateixa funció que els conmutadors s'anomenen multiplexors quan connecten una de varies entrades a una sortida i demultiplexors quan funcionen a l'inrevés.

Una de les utilitats dels multiplexors és estalviar connexions; un display de 6 dígits necessita 43 connexions, si s'utilitza multiplexat només en calen 14.

El circuit integrat que utilitzarem un 4052, conté dos multiplexors-demultiplexors analògics de 4 canals de manera que no solament es poden aplicar uns i zeros a les entrades-sortides sinó qualsevol valor de voltatge que no sobrepassi el d'alimentació. Si es volen introduir voltatges negatius la pota V_{CC} (7) s'hauria de connectar a un voltatge negatiu respecte a la V_{SS} (8) la qual sempre es connecta a massa.

Les entrades poden actuar com a sortides i la sortida com a entrada. La selecció d'un dels 4 canals es fa en binari mitjançant els selectors A, B. La pota 6 (inhibit) quan és connectada a "1" desconnecta totes les entrades de la sortida (o l'entrada de les sortides).

Fés el muntatge següent tenint en compte que totes les entrades amb LED i resistència es poden deixar "flotants" (a l'aire) però les altres sempre han d'estar connectades. Els números dins dels parèntesis indiquen l'altre multiplexor-demultiplexor que hi ha en el xip i que no utilitzem.


Funcionament com a multiplexor:

Selecciona les entrades mitjançant els selectors B,A: 00, 01, 10, 11 i comproba posant les entrades successivament a "1" i "0" que només passa a la sortida O/I la informació de la entrada I/O seleccionada.

Funcionament com a demultiplexor:

Selecciona la sortida I/O pels selectors B,A i posant cada vegada l'entrada O/I a "1" i a "0" comproba que la informació de la entrada només passa a la sortida seleccionada. Finalment comproba que si es connecta la pota 6 (inhibit) a "1" la informació no passa en cap dels dos sentits.


La selecció d'entrades o sortides es podria fer automàticament per exemple amb un comptador.




PRÀCTICA 16. BATP D'ELECTRÒNICA DIGITAL.

SUMADORS I COMPARADORS.

La suma binària de dos bits és: $0 + 0 = 0$, $0 + 1 = 1$, $1 + 0 = 1$, $1 + 1 = 0$ i en portem una ("carry"). Això es pot fer amb el circuit següent al qual s'anomena semisumador:




Sumador complet. El circuit anterior no és suficient per sumar nombres de més d'un bit per que pot passar que en portem una del bit anterior. Fa falta donç un circuit que ademés de "carry de sortida" (carry out), tingui "carry d'entrada" (carry in) o sigui un sumador complet:



Combinant sumadors complets es pot fer la suma de números de qualsevol nombre de bits. Els sumadors no s'utilitzen solament per sumar sinó també multiplicar, dividir i restar.


Sumador de 4 bit 4008.

Aquest integrat pot sumar dos nombres de 4 bit. Les potes "carry in" i "carry out" s'utilitzen quand es combinen "en cascada" varis integrats per sumar 8, 12, 16... bit. Fés el muntatge següent i comproba que per diferents nombres A, B s'obté el resultat esperat i que el "carry out" indica si en portem una o no després de fer la operació:



Comparador de 4 bit 4585.


Fés el muntatge següent i comproba amb diferents nombres binaris A, B de 4 bit que si $A > B$ surt un "1" a la sortida "A>B out", si $A=B$ un "1" a la sortida "A=B out", i si $A < B$ l'"1" apareix a la sortida "A<B out" (les entrades "A>B in", "A=B in" i "A<B in", s'utilitzen quan es connecten varis xips en cascada per puguer comparar nombres de 8, 12, 16 ... bit):



3) Convertidors analògic-digital (ADC).

Són més complexos que els DAC, hi han molts sistemes i la majoria utilitzen un DAC. El muntatge que farem funciona de la següent manera: el voltatge que es vol convertir en un nombre binari de 8 bit, entra a la pota 3 del CA3130, abans de fer la conversió es fa el reset del 4040, les sortides quedaran totes a zero i per tant la sortida del DAC NE5008 serà zero volts i es fa anar a la pota 2 del CA3130, aquest compara el voltatge del DAC amb el d'entrada (V_{in}), mentre aquest sigui més gran hi ha un "1" a la sortida del CA3130 que s'aplica a la pota 4 del 555, mentre hi ha un "1" aquest envia impulsos al clock del 4040 i va comptant en binari, això fa que el voltatge de sortida del DAC vagi augmentant fins que es fa igual (en realitat una "mica" més gran) que el d'entrada, llavors la sortida passa a "0" i fa el reset del 555 de manera que aquest deixa de donar impulsos al comptador 4040 el qual para de comptar, el nombre binari que apareix en el comptador és proporcional al voltatge d'entrada.

Fés el muntatge següent i introdueix diferents voltatges d'entrada, fés el reset del 4040 i quan pari de comptar apunta el resultat i compara'l amb la taula de l'apartat 2.



VOLTATGE ↑ TÈSTER
 PER CONVERTIR (ESCALA DE 20 V CONTINU)

CMOS Selection Guide by Function

2

Device	Function	Page
NAND Gates		
MC14011B	Quad 2-Input NAND Gate	6-35
MC14011UB	Quad 2-Input NAND Gate	6-35
MC14093B	Quad 2-Input NAND Schmitt Trigger	6-174
MC14023B	Triple 3-Input NAND Gate	6-77
MC14023UB	Triple 3-Input NAND Gate	6-77
MC14012B	Dual 4-Input NAND Gate	6-36
MC14012UB	Dual 4-Input NAND Gate	6-36
MC14068B	8-Input NAND Gate	6-157
 NOR Gates		
MC14001B	Quad 2-Input NOR Gate	6-6
MC14001UB	Quad 2-Input NOR Gate	6-15
MC14025B	Triple 3-Input NOR Gate	6-83
MC14025UB	Triple 3-Input NOR Gate	6-83
MC14000UB	Dual 3-Input NOR Gate plus Inverter	6-3
MC14002B	Dual 4-Input NOR Gate	6-20
MC14002UB	Dual 4-Input NOR Gate	6-20
MC14078B	8-Input NOR Gate	6-171
 AND Gates		
MC14081B	Quad 2-Input AND Gate	6-172
MC14073B	Triple 3-Input AND Gate	6-164
MC14082B	Dual 4-Input AND Gate	6-173
 OR Gates		
MC14071B	Quad 2-Input OR Gate	6-162
MC14075B	Triple 3-Input OR Gate	6-165
MC14072B	Dual 4-Input OR Gate	6-163
 Complex Gates		
MC14070B	Quad Exclusive OR Gate	6-160
MC14077B	Quad Exclusive NOR Gate	6-170
MC14501UB	Triple Gate	6-238
	(Dual 4-Input NAND Gate and 2-Input NOR/OR Gate or 8-Input AND/NAND Gate)	
MC14506B	Dual Expandable AND-OR-INVERT Gate (superseded by 14506B)	—
MC14519B	4-Bit AND/OR Selector	6-298
	(Quad 2-Channel Data Selector or Quad Exclusive NOR Gate)	
MC14530B	Dual 5-Input Majority Logic Gate	6-335
MC14572UB	Hex Gate	6-452
	(Quad Inverter plus 2-Input NOR Gate plus 2-Input NAND Gate)	

Inverters/Buffers/Level Translator

MC14007UB	Dual Complementary Pair plus Inverter	6-25
MC14049UB	Hex Inverting Buffer	6-128
MC14050B	Hex Noninverting Buffer	6-128
MC14069UB	Hex Inverter	6-158
MC14502B	Strobed Hex Inverter/Buffer	6-242
MC14503B	Hex 3-State Buffer	6-246
MC14504B	TTL or CMOS to CMOS Hex Level Shifter	6-250
MC14584B	Hex Schmitt Trigger	6-475

Decoders/Encoders

MC14028B	BCD-to-Decimal/Binary-to-Octal Decoder	6-88
MC14514B	4-Bit Latch/4-to-16 Line Decoder (High)	6-275
MC14515B	4-Bit Latch/4-to-16 Line Decoder (Low)	6-275
MC14532B	8-Bit Priority Encoder	6-343
MC14555B	Dual Binary to 1-of-4 Decoder/Demultiplexer	6-408
MC14556B	Dual Binary to 1-of-4 Decoder/Demultiplexer (Inverting)	6-408

Multiplexers/Demultiplexers/Bilateral Switches

MC14016B	Quad Analog Switch/Quad Multiplexer	6-5
MC14066B	Quad Analog Switch/Quad Multiplexer	6-143
MC14053B	Triple 2-Channel Analog Multiplexer/Demultiplexer	6-132
MC14052B	Dual 4-Channel Analog Multiplexer/Demultiplexer	6-132
MC14529B	Dual 4-Channel Analog Data Selector	6-329
MC14539B	Dual 4-Channel Data Selector/Multiplexer	6-375
MC14051B	8-Channel Analog Multiplexer/Demultiplexer	6-132
MC14512B	8-Channel Data Selector	6-271
MC14097B	Dual 8-Channel Analog Multiplexer/Demultiplexer	6-182
MC14067B	16-Channel Analog Multiplexer/Demultiplexer	6-149
MC14519B	4-Bit AND/OR Selector	6-298
MC14551B	Quad 2-Channel Analog Multiplexer/Demultiplexer	6-391

Schmitt Triggers

MC14093B	Quad 2-Input NAND Schmitt Trigger	6-174
MC14583B	Dual Schmitt Trigger	6-469
MC14106B	Hex Schmitt Trigger	6-189
MC14584B	Hex Schmitt Trigger	6-475

Flip-Flops/Latches

MC14013B	Dual Type D Flip-Flop	6-37
MC14027B	Dual J-K Flip-Flop	6-84
MC14042B	Quad Transparent Latch	6-120
MC14043B	Quad NOR R-S Latch	6-124
MC14044B	Quad NAND R-S Latch	6-124
MC14076B	Quad D-Type Register	6-166
MC14175B	Quad Type D Flip-Flop	6-206

2

2

Device	Function	Page
MC14508B	Dual 4-Bit Latch	6-258
MC14174B	Hex Type D Flip-Flop	6-202
MC14099B	8-Bit Addressable Latch	6-183
MC14597B	8-Bit Bus-Compatible 3-State Latches-Internal Counter	6-482
MC14598B	8-Bit Bus-Compatible 3-State Latches-Binary Address	6-482
MC14599B	8-Bit Addressable Latch with Bidirectional Port	6-488

Shift Registers

MC14035B	4-Bit Parallel-In/Parallel-Out Shift Register	6-111
MC14194B	4-Bit Bidirectional Universal Shift Register	6-210
MC14015B	Dual 4-Bit Static Shift Register	6-45
MC14014B	8-Bit Static Shift Register	6-41
MC14021B	8-Bit Static Shift Register	6-71
MC14034B	8-Bit Universal Bus Register	6-104
MC14094B	8-Stage Shift/Store Register	6-178
MC14006B	18-Bit Static Shift Register	6-20
MC14557B	1-to-64 Bit Variable Length Shift Register	6-411
MC14517B	Dual 64-Bit Static Shift Register	6-289
MC14562B	128-Bit Static Shift Register	6-432

Counters

MC14024B	Seven-Stage Ripple Counter	6-78
MC14017B	Decade Counter	6-58
MC14018B	Presetable Divide-by-N Counter	6-63
MC14160B	Presetable BCD Counter (Asynchronous Clear)	6-193
MC14162B	Presetable BCD Counter (Synchronous Clear)	6-193
MC14029B	Presetable Binary/BCD Up/Down Counter	6-93
MC14510B	Presetable BCD Up/Down Counter	6-263
MC14522B	Programmable BCD Down Counter	6-309
MC14040B	12-Bit Binary Counter	6-116
MC14020B	14-Bit Binary Counter	6-67
MC14060B	14-Bit Binary Counter and Oscillator	6-139
MC14022B	Octal Counter	6-72
MC14161B	Presetable 4-Bit Binary Counter (Asynchronous Clear)	6-193
MC14163B	Presetable 4-Bit Binary Counter (Synchronous Clear)	6-193
MC14516B	Presetable Binary Up/Down Counter	6-281
MC14526B	Programmable 4-Bit Binary Down Counter	6-309
MC14518B	Dual BCD Up Counter	6-293
MC14520B	Dual Binary Up Counter	6-302
MC14569B	Programmable Dual Binary/BCD Counter	6-442
MC14553B	Three-Digit BCD Counter	6-398
MC14534B	5 Cascaded BCD Counters	6-349
MC14566B	Industrial Time Base Generator	6-436

Den
Oscilli
MC1
MC1
MC
MC
M ill
MC1
MC1
MC1
Address
MC1
MC1
MC1
MC1
MC1
MC1
ALU/Ra
MC14
MC14
MC14
Parity C
MC14
Memory
MC14
Micropr
MC14
Other C
MC144
MC144
MC144


Device	Function	Page
Oscillators/Timers		
MC14060B	14-Bit Binary Counter and Oscillator	6-139
MC14521B	24-Stage Frequency Divider	6-303
MC14536B	Programmable Timer	6-356
MC14541B	Programmable Oscillator/Timer	6-379
Multivibrators		
MC14528B	Dual Retriggerable/Resetable Monostable Multivibrator	6-323
MC14538B	Dual Precision Retriggerable/Resetable Monostable Multivibrator	6-367
MC14548B	Dual Retriggerable/Resetable Monostable Multivibrator	6-384
Adders/Comparators		
MC14008B	4-Bit Full Adder	6-29
MC14032B	Triple Serial Adder (Positive Logic)	6-99
MC14038B	Triple Serial Adder (Negative Logic)	6-115
MC14560B	NBCD Adder	6-415
MC14561B	9's Complementer	6-426
MC14582B	Look-Ahead Carry Block	6-465
MC14585B	4-Bit Magnitude Comparator	6-478
ALU/Rate Multipliers		
MC14527B	BCD Rate Multiplier	6-317
MC14554B	2 x 2-Bit Parallel Binary Multiplier	6-404
MC14581B	4-Bit Arithmetic Logic Unit	6-460
Parity Checker		
MC14531B	12-Bit Parity Tree	6-340
Memory		
MC14580B	4 x 4 Multiport Register	6-455
Microprocessor/Industrial Control		
MC14500B	Industrial Control Unit	6-232
Other Complex Functions		
MC14415	Quad Precision Timer/Driver	6-214
MC14460	Automotive Speed Control Processor	6-219
MC14490	Hex Contact Bounce Eliminator	6-225

transistores


Tipo	PNP NPN	max U _{CEO} (V)	max I _c (mA)	P _{max} (mW)	hFE/I _c (mA)		compl.	fig.
BC 107	N	45					BC 177	1
BC 108	N	20	100	300	>110	2	BC 178	1
BC 109	N						BC 179	1
BC 140	N	40					BC 180	1
BC 141	N	60	1000	3700	>40	100	BC 181	1
BC 160	P	40					BC 182	1
BC 161	P	60					BC 183	1
BC 177	P	45					BC 184	1
BC 178	P	25	100				BC 185	1
BC 179	P	20					BC 186	1
BC 182	N	50					BC 187	1
BC 183	N						BC 188	1
BC 184	N	30					BC 189	1
BC 212	P	50	200				BC 190	1
BC 213	P	30		300			BC 191	1
BC 214	P						BC 192	1
BC 237	N	45					BC 193	1
BC 238	N	20	100				BC 194	1
BC 239	N		50				BC 195	1
BC 307	P	45	100				BC 196	1
BC 308	P	25					BC 197	1
BC 309	P	20	50				BC 198	1
BC 327	P	45					BC 199	1
BC 328	P	25					BC 200	1
BC 337	N	45	500	800	>100	100	BC 201	1
BC 338	N	25					BC 202	1
BC 414	N	50	100	300	>100	2	BC 203	1
BC 416	P				>120		BC 204	1
BC 516	P	30	400	625	>30.000	20	BC 205	1
BC 517	N						BC 206	1
BC 546	N	65					BC 207	1
BC 547	N	45					BC 208	1
BC 548	N	30					BC 209	1
BC 549	N						BC 210	1
BC 550	N	45	100	500	>200	2	BC 211	1
BC 556	P	65					BC 212	1
BC 557	P	45					BC 213	1
BC 558	P	30					BC 214	1
BC 559	P	45					BC 215	1
BC 560	P						BC 216	1
BC 639	N	80	1000	1000	>40	150	BC 217	1
BC 640	P						BC 218	1

Tipo	PNP NPN	max U _{CEO} (V)	max I _c (A)	P _{max} (W)	hFE/I _c		compl.	fig.
BD 131	N						BD 132	4
BD 132	P	45	3	15			BD 131	4
BD 135	N						BD 136	4
BD 136	P						BD 135	4
BD 137	N	60	1	8	>40	0,15A	BD 138	4
BD 138	P						BD 137	4
BD 139	N						BD 140	4
BD 140	P						BD 139	4
BD 189	N	80	1,5	20			BD 170	4
BD 170	P						BD 169	4
BD 183	N		15	117	>20	3 A	—	5
BD 233	N	45					BD 234	4
BD 234	P						BD 233	4
BD 235	N	60	2	25	40	0,15A	BD 236	4
BD 236	P						BD 235	4
BD 237	N	80					BD 238	4
BD 238	P						BD 237	4
BD 239	N		2	30		0,2 A	BD 240	6
BD 240	P						BD 239	6
BD 241	N		3	40	>25	1 A	BD 242	6
BD 242	P						BD 241	6
BD 243	N	45	6	65	>30	0,3 A	BD 244	6
BD 244	P						BD 243	6
BD 245	N		10	80	>40	1 A	BD 246	7
BD 246	P						BD 245	7
BD 249	N		25	125	>25	1,5 A	BD 250	7
BD 250	P						BD 249	7
BD 435	N	32					BD 436	4
BD 436	P						BD 435	4
BD 437	N	45	4	36	>85	0,5 A	BD 438	4
BD 438	P						BD 437	4
BD 439	N	60					BD 440	4
BD 440	P						BD 439	4
BD 441	N	80					BD 442	4
BD 442	P						BD 441	4
BD 643	N	45	8	62,5		3 A	BD 644	7
BD 644	P						BD 643	7
BD 645	N	60					BD 646	7
BD 646	P						BD 645	7
BD 675	N	45					BD 676	4
BD 676	P						BD 675	4
BD 677	N	60	4	40	>750	1,5 A	BD 678	4
BD 678	P						BD 677	4
BD 679	N	80					BD 680	4
BD 680	P						BD 679	4
TIP 31	N		3	40			TIP 32	6
TIP 32	P						TIP 31	6
TIP 33	N	40	10	80	>20	0,5 A	TIP 34	7
TIP 34	P						TIP 33	7
TIP 35	N		25	125	>25	1 A	TIP 36	7
TIP 36	P						TIP 35	7
TIP 41	N		6				TIP 42	6
TIP 42	P						TIP 41	6
TIP 122	N	100	8	65		0,5 A	TIP 127	6
TIP 127	P						TIP 122	6
TIP 142	N		15	125	>1000	5 A	TIP 147	7
TIP 147	P						TIP 142	7
TIP 2955	P	70	15	100	>20	4 A	TIP 3055	7
TIP 3055	N						TIP 2955	7
2N3055	N			115			MJ 2955	5
MJ 2955	P						2N3055	5
2N2955	P	25	100 m	0,3	>20	10 mA	—	1

1) darlington
 2) max: U_{CEO}:
 ... A = 60 V
 ... B = 80 V
 ... C = 100 V



Tipo	PNP = P NPN = N	U _{CSO} (Volts)	I _{c(max)} (mA)	P _{max} (mW)	h _{FE(min)}	Cápsula nr. comentarios
		0 = < 20 00 = 25-40 000 = 45-50 0000 = 65-80 00000 = > 85	0 = < 50 00 = 55-100 000 = 105-400 0000 = 405-2 A 00000 = > 2 A	0 = < 300 00 = 305-1000 Con refrigerador 00 = 1-10 W 00 = 10-35 W 00 = > 40 W	0 = < 20 00 = 25-50 000 = 55-120 0000 = > 125	
TUN	N	0	00	0	000	
TUP	P	0	00	0	000	
AC126	P	0	00	00	0000	2
AF239	P	0	0	0	0	1
BC107	N	000	00	0	000	2
BC108	N	0	00	0	000	2
BC109	N	0	00	0	0000	2
BC140	N	00	0000	00 =	00	2
BC141	N	000	0000	00 =	00	2
BC160	P	00	0000	00 =	00	2
BC161	P	000	0000	00 =	00	2
BC182	N	000	000	0	0000	2
BC212	P	000	000	0	000	2
BC546	N	0000	00	00	0000	2
BC556	P	0000	00	00	000	2
BD106	N	00	00000	00 =	00	7
BD130	N	000	00000	00 =	0	7
BD132	P	000	00000	00 =	00	9
BD137	N	000	0000	00 =	00	9
BD138	P	000	0000	00 =	00	9
BD139	N	0000	0000	00 =	00	9
BD140	P	0000	0000	00 =	00	9
BDY20	N	000	00000	00 =	0	7
BF180	N	0	0	0	0	1
BF185	N	0	0	0	00	12
BF194	N	0	0	0	000	10
BF195	N	0	0	0	000	10
BF199	N	00	0	00	000	11
BF200	N	0	0	0	00	1
BF254	N	0000	0	0	000	11
BF257	P	00000	00	00	00	2
BF494	N	0	0	0	000	11
BFX34	N	000	00000	00	00	2
BFX89	N	0	0	0	00	1
BFY90	N	0	0	0	00	1
BSX19	N	0	0000	0	000	2
BSX20	N	0	0000	0	000	2
BSX61	N	000	0000	00	000	2
HEP51	P	00	0000	00	000	1
HEP53	N	00	0000	00	000	1
HEP56	N	0	00	00	000	5
MJE171	P	000	00000	00 =	00	9
MJE180	N	00	00000	00 =	00	9
MJE181	N	000	00000	00 =	00	9
MJE340	N	00000	0000	00 =	00	5
MPS A05	N	000	0000	00	00	13
MPS A06	N	0000	0000	00	00	13
MPS A09	N	0000	0	00	000	13
MPS A10	N	00	00	00	00	13
MPS A13	N	00	000	00	0000	13
MPS A16	N	00	00	00	0000	13
MPS A17	N	00	00	00	0000	13
MPS A18	N	000	000	0	0000	13
MPS A55	P	000	0000	0	00	13
MPS A56	P	0000	0000	0	00	13
MPS U01	N	00	00000	00 =	00	14
MPS U05	N	000	00000	00 =	00	14
MPS U56	P	0000	00000	00 =	00	14
MPS2926	N	0	00	00	00	13
MPS3394	N	00	00	00	000	13
MPS3702	P	00	000	00	000	13
MPS3706	N	0	0000	00	00	13
MPS6514	N	00	00	0	0000	13
TIP29	N	00	0000	00 =	0	3
TIP30	P	00	0000	00 =	0	3
TIP31	N	00	00000	00 =	0	3
TIP32	P	00	00000	00 =	0	3
TIP140	N	000	00000	00 =	0000	7
TIP142	N	00000	00000	00 =	0000	7
TIP2955	P	000	00000	00 =	0	3
TIP3055	N	000	00000	00 =	0	3
TIP5530	P	000	00000	00 =	0	3
2N696	N	000	0000	00	0	2
2N706	N	0	0	0	0	2
2N914	N	0	0000	00	00	2
2N1613	N	000	0000	00	00	2
2N1711	N	000	0000	00	000	2
2N1983	N	00	0000	00	000	2
2N1984	N	00	0000	00	000	2
2N2219	N	00	0000	00	00	2
2N2222	N	00	0000	00	00	2
2N2925	N	00	00	0	0000	13
2N2955	P	00	00	0	0	2
2N3054	N	000	00000	00 =	00	7
2N3055	N	000	00000	00 =	0	7
2N3553	N	00	0000	00 =	0	2
2N3568	N	000	0000	0	000	13
2N3638	P	00	0000	0	000	13
2N3702	P	00	000	00	000	13
2N3866	N	00	000	00 =	0	2
2N3904	N	00	000	0	00	13
2N3905	P	00	000	00	000	13
2N3906	P	00	000	00	000	13
2N3907	N	000	0	0	000	13
2N4123	N	00	000	0	00	13
2N4124	N	00	000	0	000	13
2N4126	P	00	000	0	000	13
2N4401	N	00	0000	00	0	13
2N4410	N	0000	000	00	000	13
2N4427	N	0	000	00 =	0	2
2N5183	N	0	0000	00	000	2



base a masa | $f_T = 700 \text{ MHz}$

bajo ruido

base a masa: $f_T = 675 \text{ MHz}$
 base a masa: $f_T = 220 \text{ MHz}$
 emisor a masa: $f_T = 260 \text{ MHz}$
 emisor a masa: $f_T = 200 \text{ MHz}$
 emisor a masa: $f_T = 550 \text{ MHz}$
 base a masa: $f_T = 240 \text{ MHz}$
 emisor a masa: $f_T = 260 \text{ MHz}$
 emisor a masa: $f_T = 90 \text{ MHz}$
 emisor a masa: $f_T = 260 \text{ MHz}$
 emisor a masa: $f_T = 70 \text{ MHz}$
 emisor a masa: $f_T = 1000 \text{ MHz}$
 emisor a masa: $f_T = 1000 \text{ MHz}$

$f_T = 150 \text{ MHz}$
 $f_T = 200 \text{ MHz}$
 $f_T = 750 \text{ MHz}$

$f_T = 300 \text{ MHz}$
 $f_T = 100 \text{ MHz}$
 $f_T = 480 \text{ MHz}$

Darlington
Darlington

≠ MJE2955, TIP2955!

$f_T = 500 \text{ MHz}$

$f_T = 700 \text{ MHz}$

$f_T = 700 \text{ MHz}$

Transistors de potència i alta tensió.

Tipus	U màx	I màx	W màx	β	Aplic
2N3055	60 V	15 A	115 W	20...70	7
2N3439	350 V	1 A	10 W	40...160(90)	7
2N3902	400 V	2,5 A	100 W	30...90	1,2
2N6052(PNP)	100 V	20 A	150 W	>750	4,5
MJ2501(PNP)	80 V	10 A	150 W	>1000	4,5
MJ4035	100 V	16 A	150 W	>1000	4,5
MJ10001	400 V	30 A	175 W	50...600	5,7
MJ11016	120 V	30 A	200 W	>1000	4,5
BF259	300 V	0,2 A	1 W	>25(130)(40)	3,21
BU180A	400 V	10 A	50 W	>200	4,5,7,21
BU208A	700 V	7,5 A	12,5 W	>2,25	1,21
BU426A	400 V	8 A	70 W	30	1,7
BU500	700 V	16 A	75 W	>3	1
BU806	400 V	15 A	60 W	>100	5,7
BDX65B	60 V	16 A	117 W	>1000	4,5,21
BUX37	400 V	15 A	35 W	>20	5,7
BUX80	400 V	15 A	100 W	30	7
BUX81	450 V	15 A	100 W	30	7
BUX84	400 V	3 A	40 W	50	7
BUX79	2200 V	2 A	40 W	>1,5	1
TIP50	400 V	2 A	40 W	30...150	7
2SC1172	600 V	6 A	50 W	>10	1
2SC1413	1200 V	16 A	50 W	20	1
2SC1413AH	500 V	16 A	50 W	20	1,11,21
2SC1755	300 V	0,7 A	15 W	40...200	3,20
2SC1871	400 V	30 A	150 W	>10	7
2SD198	300 V	1 A	25 W	60...200	4,20
2SD200	1500 V	2,5 A	10 W	2,5	1
2SD350	700 V	11 A	22 W	3...8	1

2SD593	400 V	0,3 A	0,8 W	30...200		7
2SD685	400 V	10 A	100 W	>400		5,7
TIP121	80 V	8 A	65 W	>1000		
TIP122	100 V	8 A	65 W	>1000		
TIP132	100 V	12 A	70 W	1000-15000		
TIP141	80 V	15 A	125 W	>500		
TIP142	100 V	15 A	125 W	>500		

1) Deflexió horitzontal TV. 2) Deflexió vertical TV. 3) Sortida video. 4) Sortida Push-Pull. 5) Darlington. 7) Fonts alimentació, excitadors, relés. 11) Aplicacions industrials. 20) Guany de corrent agrupat. 21) Tensió agrupada.


CONEXIONES DE LOS FET MÁS COMUNES

SIGLE	MOTOROLA	SILICONIX	NATIONAL	TEXAS	INTERSIL
BF244					
BF245					
2N3819					
2N5245					
2N5247					
2N5248					
MPF102					
U310					
2N5484					
2N5486					


Debido a que los terminales G-S-D de los FET varían dependiendo del fabricante, consideramos útil representar la disposición relativa de los más comunes. Recordamos que el terminal al que hay que prestar una mayor atención es al GATE, porque siendo el fet un semiconductor bidireccional, el terminal S se podría usar como terminal D y viceversa.

47


DUAL 3-INPUT NOR-GATE PLUS INVERTER
4000




QUADRUPLE 2-INPUT NOR-GATE
4001




DUAL 4-INPUT NOR-GATE
4002




QUADRUPLE 2-INPUT NAND-GATE
4011




DUAL 4-INPUT NAND-GATE
4012




DUAL D-FLIP-FLOP
4013




DUAL 4-BIT STATIC SHIFT REGISTER
4015




DIVIDE-BY-10 SYNCHRONOUS COUNTER
4017




SYNCHRONOUS PRESETTABLE DIVIDE BY 'N' COUNTER
4018




14-BIT BINARY RIPPLE COUNTER
4020



TRIPLE 3-INPUT NAND-GATE
4023




7-STAGE BINARY RIPPLE COUNTER
4024




TRIPLE 3-INPUT NOR-GATE

4025




DUAL JK-FLIP-FLOP

4027




BCD TO-DECIMAL DECODER

4028



SYNCHRONOUS PRESETTABLE BINARY/DECADE UP/DOWN COUNTER


4029




QUADRUPLE 2-INPUT EXCLUSIVE-OR-GATES

4030

4070 low power TTL compatible (fan out = 2)




4036 4-BIT PARALLEL-TO-PARALLEL-OUT SHIFT REGISTER




12-BIT BINARY RIPPLE COUNTER

4040




QUAD CLOCKED 'D' LATCH

4042




MICROPOWER PLL

4046




MONOSTABLE/ASTABLE MULTIVIBRATOR

4047




HEX INVERTING BUFFER

4049



HEX-BUFFER


4050



49


8 CHANNEL ANALOGUE MULTIPLEXER/DEMULTIPLEXER

4651




LCD-DRIVER

4054




BCD TO 7 SEGMENT DECODER/DRIVER

4066




1 BIT BINARY RIPPLE COUNTER AND OSCILLATOR

4080




QUAD UNILATERAL SWITCH

4088




8 INPUT AND/AND GATE

4088




QUADRUPLE 2-INPUT OR-GATE

4071




TRIPLE 3-INPUT AND GATE

4073




8 INPUT OR/NOR GATE

4076




QUADRUPLE 2-INPUT AND-GATE

4001



QUADRUPLE 2-INPUT NAND SCHMITT-TRIGGER


4003



DUAL MONOSTABLE MULTIVIBRATOR


4098

4028




HEX SCHMITT-TRIGGER

40106



BCD TO 7-SEGMENT LATCH/DECODER/DRIVER


4611



DUAL 4-BIT SYNCHRONOUS UP-COUNTERS

4510


4630



50


QUADRUPLE 2-INPUT NAND GATES

7400
7403 open collector outputs
7427 power driver (fan out = 30)




QUADRUPLE 2-INPUT NAND GATE WITH OPEN COLLECTOR OUTPUT

7401




QUADRUPLE 2-INPUT NOR GATES

7402
7428 power driver (fan out = 30)




HEX INVERTERS

7404
7406 open collector outputs
7406 open collector high voltage outputs (max. 30 V, fan out = 25)
7414 open collector high voltage outputs (max. 30 V, fan out = 25)




HEX BUFFER/DRIVER WITH OPEN-COLLECTOR HIGH VOLTAGE OUTPUTS

7407




QUADRUPLE 2-INPUT AND GATES

7408
7409 open collector outputs




TRIPLE 2-INPUT NAND GATES

7410
7412 open collector outputs




TRIPLE 3-INPUT AND GATE

7411




DUAL 4-INPUT NAND SCHMITT TRIGGER

7413




HEX SCHMITT TRIGGER INVERTER

7414




DUAL 4-INPUT NAND GATES

7420
7440 power driver (fan out = 30)




6-INPUT NAND GATE

7428




BCD-TO-DECIMAL DECODER/DRIVER WITH OPEN COLLECTOR OUTPUTS (max. 30 V)

7446




BC(1) TO 7 SEGMENT DECODER/DRIVER

7447



AND GATED J-K POSITIVE EDGE-TRIGGERED FLIP-FLOP WITH PRESET AND CLEAR


7470



51


AND GATED J-K FLIP-FLOP WITH PRESET AND CLEAR

7472




DUAL J-K FLIP FLOP WITH CLEAR

7473




DUAL D-TYPE POSITIVE-EDGE-TRIGGERED FLIP-FLOP WITH PRESET AND CLEAR

7474




4-BIT BISTABLE LATCH

7475




DUAL J-K MASTER-SLAVE FLIP-FLOP WITH PRESET AND CLEAR

7476




4-BIT COMPARATOR

7485




QUADRUPLE 2-INPUT EXCLUSIVE OR GATE

7486




84-BIT READ/WRITE MEMORY

7488




DECADE COUNTER

7490




DIVIDE-BY-TWELVE COUNTER (2 and 6)

7492




4-BIT BINARY COUNTER

7493




4-BIT PARALLEL-IN PARALLEL-OUT SHIFT REGISTER

7495




MONOSTABLE MULTIVIBRATOR

74121




RETRIGGERABLE MONOSTABLE MULTIVIBRATOR WITH CLEAR

74122



DUAL RETRIGGERABLE MONOSTABLE MULTIVIBRATOR WITH CLEAR


74123



* 121, R1int = 2 kΩ; NOM
* 121, ... R1int = 4 kΩ; NOM


QUAD BUFFER (3-STATE)

74125




QUADRUPLE 2-INPUT NAND SCHMITT TRIGGER

74132




BCD-TO-DECIMAL DECODER/DRIVER

74141




PRIORITY ENCODER

74148




8-BIT SERIAL-IN PARALLEL-OUT SHIFT REGISTER

74164




HEX D-FLIP-FLOP WITH CLEAR

74174




SYNCHRONOUS BCD UP/DOWN COUNTER WITH UP/DOWN MODE CONTROL

74190




SYNCHRONOUS 4-BIT BINARY UP/DOWN COUNTER

74191




SYNCHRONOUS UP/DOWN DECADE COUNTER

74192




OCTAL BUFFER AND LINE DRIVER (3-STATE)

74LS241




QUADRUPLE BUS TRANSCEIVER (3-STATE)

74LS242




QUADRUPLE BUS TRANSCEIVER (3-STATE)

74LS243




OCTAL BUFFER (3-STATE)

81LS86




OCTAL BUFFER (3-STATE)

81LS87




Circuitos Integrados lineales




301
318
709
741
CA 3130
CA 3140
LF 355/356/357
TL 071/081




1458
4558




LM 387
NE 542




LM 324
TL 074
TL 084



RC 4136




555





LM 10C

CA 3080




LM 13600



Entrada
Salida


Todos los CIs se representan en vista superior

Reguladores de tensión




7805
7806
7808
7812
7815
7818
7824

$I_{out} = 1 A$




7905
7906
7908
7912
7915
7918
7924

$I_{out} = -1 A$



78M05
78M06
78M08
78M12
78M15
78M18
78M24

$I_{out} = 500 mA$



79M05
79M06
79M08
79M12
79M15
79M18
79M24

$I_{out} = -500 mA$



78L05
78L06
78L08
78L12
78L15
78L18
78L24

$I_{out} = 100 mA$



79L05
79L06
79L08
79L12
79L15
79L18
79L24

$I_{out} = -100 mA$



$U_{out} = 5 V$

LM 309K
 $I_{out} = 1 A$

LM 323K
 $I_{out} = 3 A$



$U_{out} = -5 V$


$I_{out} = -3 A$

$U_{out} = 1,2 V \dots 37 V$




LM 317K
 $I_{out} = 1,5 A$

LM 723




$I_{out} = 200 mA$
 $U_{out} = \dots 37 V max.$

$U_{out} = 2,85 V \dots 40 V$



L 200
 $I_{out} = 2 A$



$U_{ref} = 7,15 V$
 $U_z = 6,2 V$

Tensiones de entrada admisibles.


7805 = 8 V ... 35 V
7806 = 9 V ... 35 V
7808 = 11 V ... 35 V
7812 = 15 V ... 35 V
7815 = 18 V ... 35 V
7818 = 21 V ... 35 V
7824 = 27 V ... 40 V

7905 = -8 V ... -35 V
7906 = -9 V ... -35 V
7908 = -11 V ... -35 V
7912 = -15 V ... -35 V
7915 = -18 V ... -35 V
7918 = -21 V ... -35 V
7924 = -27 V ... -40 V


PRACTICA 10. PART D' ELECTRONICA DIGITAL.

Exercicis de trens i impulsos


1) Entrada de dues entrades.



A	B	S
0	0	0
0	1	0
1	0	0
1	1	1




2) Entrada de dues entrades.



A	B	S
0	0	0
0	1	1
1	0	1
1	1	1




3) Entrada de dues entrades.



A	B	S
0	0	1
0	1	1
1	0	1
1	1	0



4) Entrada de dues entrades.




A	B	S
0	0	1
0	1	0
1	0	0
1	1	0



5)

FF de dues entrades




A	B	S
0	0	0
0	1	1
1	0	1
1	1	1



6)

FF de tipus RS amb portes NAND




S	R	Q	\bar{Q}
0	0	Q	\bar{Q}
0	1	0	1
1	0	1	0
1	1	0	0

sense canvi


estat prohibit

incert si es passa de 0-1, R=1 a S=0, R=0



7)

FF de tipus RS amb portes NAND




S	R	Q	\bar{Q}
0	0	1	0
0	1	0	1
1	0	1	0
1	1	Q	\bar{Q}

prohibit


sense canvi

incert si es passa de S=0, R=0 a S=1, R=1



8)

FF de tipus RS amb porta activat per nivell




S	R	CK	Q	\bar{Q}
X	X	0	Q ₀	\bar{Q}_0
0	0	1	Q ₀	\bar{Q}_0
0	1	1	0	1
1	0	1	1	0
1	1	1	1	1

no canvia




no canvia

prohibit


incert si es passa de S=1, R=1, CK=1 a S=1, R=1, CK=0 o a S=0, R=0, CK=1




Problema 1




Q	J	K	Q _{n+1}	Q̄ _{n+1}
0	0	0	0	1
0	0	0	0	1
0	1	0	1	0
0	1	0	1	0
1	0	0	0	1
1	0	0	0	1
1	1	0	1	0
1	1	0	1	0



D	S	R	Q _{n+1}	Q̄ _{n+1}
0	0	0	0	1
0	0	0	0	1
0	1	0	1	0
0	1	0	1	0
1	0	0	0	1
1	0	0	0	1
1	1	0	1	0
1	1	0	1	0



T	S	R	Q _{n+1}	Q̄ _{n+1}
0	0	0	Q _n	Q̄ _n
0	0	0	Q _n	Q̄ _n
0	1	0	1	0
0	1	0	1	0
1	0	0	0	1
1	0	0	0	1
1	1	0	1	0
1	1	0	1	0



□ CMOS linear amplifier

CMOS inverters – and indeed all CMOS digital logic circuits – are intended to be used with digital signal levels. Except during transitions between states, therefore, the inputs and outputs are close to ground or V_{DD} (usually +5V). And except during those transitions (with typical durations of a few nanoseconds), there is no quiescent current drain.

The CMOS inverter turns out to have some interesting properties when used with analog signals. Look again at Figure 3.61. You can think of Q_1 as an active (current-source) load for inverting amplifier Q_2 , and vice versa. When the input is near V_{DD} or ground, the currents are grossly mismatched, and the amplifier is in saturation (or “clipping”) at ground or V_{DD} , respectively. This is, of course, the normal situation with digital signals. However, when the input is near half the supply voltage, there is a small region where the drain currents of Q_1 and Q_2 are nearly equal; in this region the circuit is an inverting linear amplifier with high gain. Its transfer characteristic is shown in Figure 3.62. The variation of R_{load} and g_m with drain current is such that the highest voltage gain occurs for relatively low drain currents, i.e., at low supply voltages (say 5V).

This circuit is not a good amplifier; it has the disadvantage of very high output impedance (particularly when operated at low voltage), poor linearity, and unpredictable gain. However, it is simple and inexpensive (CMOS inverters are available 6 to a package for under half a dollar), and it is sometimes used to amplify small input signals whose waveforms aren't important. Some examples are proximity switches (which amplify 60Hz capacitive pickup), crystal oscillators, and frequency-sensing input devices whose output is a frequency that goes to a frequency counter (see Chapter 15).

To use a CMOS inverter as a linear amplifier, it's necessary to bias the input so that the amplifier is in its active region. The usual method is with a large-






Figure 3.62

value resistor from output to input (which we'll recognize as “dc feedback” in the next chapter), as shown in Figure 3.63. That puts us at the point $V_{out} = V_{in}$ in Figure 3.62. As we'll learn later, such a connection (circuit A) also acts to lower the input impedance, through “shunt feedback,” making circuit B desirable if a high input impedance at signal frequencies is important. The third circuit is the classic CMOS crystal oscillator, discussed in Section 5.13. Figure 3.64 shows a variant of circuit A, used to generate a clean 10MHz full-swing square wave (to drive digital logic) from an input sine wave. The circuit works well for input amplitudes from 50mV rms to 5 volts rms. This is a good example of an “I don't know the gain, and I don't care” application. Note the input-protection network, consisting of a current-limiting series resistor and clamping diodes.

second mechanism is shown in bumps between and, there is a s are conducting spikes from sometimes called supply crow consequences 14. As long IS, we should disadvantage MOSFETs) ge from static to say about



current.



function.

all CMOS intended to be




Figure 3.63. CMOS linear amplifier circuits.




Figure 3.64


Power switching

MOSFETs work well as saturated switches, as we suggested with our simple circuit in Section 3.01. Power MOSFETs are now available from many manufacturers, making the advantages of MOSFETs (high input impedance, easy paralleling, absence of “second breakdown”) applicable to power circuits. Generally speaking, power MOSFETs are easier to use than conventional bipolar power transistors. However, there are some subtle effects to consider, and cavalier substitution of MOSFETs in switching applications can lead to prompt disaster. We’ve visited the scenes of such disasters and hope to avert their repetition. Read on for our handy guided tour.

Power MOSFETs. FETs were feeble low-current devices, barely able to run more


than a few tens of milliamps, until the late 1970s, when the Japanese introduced “vertical-groove” MOS transistors. Power MOSFETs are now manufactured by all the manufacturers of discrete semiconductors (e.g. GE, IR, Motorola, RCA, Siliconix, Supertex, TI, along with European companies like Amperex, Ferranti, Siemens, and SGS, and many of the Japanese companies), with names like VMOS, TMOS, vertical DMOS, and HEXFET. They can handle surprisingly high voltages (up to 1000V), and peak currents to 280 amps (continuous currents to 70A), with R_{ON} as low as 0.02 ohm. Small power MOSFETs sell for much less than a dollar, and they’re available in all the usual transistor packages, as well as multiple transistors packaged in the convenient DIP (dual in-line package) that most integrated

gh, initializes the scanning circuit. When the counter is set to digit 0, the displays are disabled to the next digit. The scan rate is inhibited. The input clock retaining the last digit input permits input pulses with it in the counters be stored in the next digit. When the input is high, the next digit is recovered from the next digit if Latch Enable



MC14553B

FIGURE 4 — SIX-DIGIT DISPLAY



Displays are low current LEDs
(I_{peak} < 10 mA per segment)



